KR970053493A - 반도체 소자 분리방법 - Google Patents

반도체 소자 분리방법 Download PDF

Info

Publication number
KR970053493A
KR970053493A KR1019950069587A KR19950069587A KR970053493A KR 970053493 A KR970053493 A KR 970053493A KR 1019950069587 A KR1019950069587 A KR 1019950069587A KR 19950069587 A KR19950069587 A KR 19950069587A KR 970053493 A KR970053493 A KR 970053493A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon substrate
region
device isolation
channel stop
Prior art date
Application number
KR1019950069587A
Other languages
English (en)
Other versions
KR100204417B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069587A priority Critical patent/KR100204417B1/ko
Publication of KR970053493A publication Critical patent/KR970053493A/ko
Application granted granted Critical
Publication of KR100204417B1 publication Critical patent/KR100204417B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자 분리방법에 관한 것으로, 영역 분리가 요구되는 실리콘 기판상에 소정 깊이의 트렌치를 형성하여 소자 분리 영역을 구축하는 단계; 상기 소자 분리 영역을 포함하는 실리콘 기판의 전체면에 일정 두께의 제1테오스 산화막을 형성하는 단계; 상기 제1테오스 산화막을 비등방성 사진식각법으로 식각하여 소자 분리 영역의 양측벽에 소정의 산화막스페이서를 형성한 후 실리콘 기판상에 도포된 감광막 패턴을 이온 저지층으로 채널 스톱용 이온을 소자 분리 영역의 바닥면에 주입하여 제1채널 스톱 영역을 형성하는 단계; 이온 저지층으로 사용된 감광막 패턴을 제거한 다음 감광막이 제거된 실리콘 기판의 전체면에 제2테오스 산화막을 형성하는 단계; 상기 제2테오스 산화막 및 제1테오스 산화막을 실리콘 기판과 동일 평면으로 연마하여 필드 산화막을 형성한 다음 이 필드 산화막과 실리콘 기판의 일정 부위를 포함하지 않는 소정의 감광막 패턴을 형성하고, 이 감광막 패턴을 이온 저지층으로 실리콘 기판상의 소자 분리 영역의 양측에 채널 스톱용 이온을 주입하여 제2채널 스톱 영역을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 구성한 것이다. 이와 같은 본 발명에 의한 반도체 소자 분리방법은 질화막을 사용하지 않는 트렌치 형태의 필드 산화막을 형성하여 소자를 분리하는 방법으로써, 질화막을 사용하지 않음으로 인한 파티클의 오염을 줄일 수 있고, 또한 활성 영역을 충분히 확보할 수 있으므로 반도체 소자의 집적도 및 전기적 특성을 개선시킬 수 있다.

Description

반도체 소자 분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (a)(b)(c)(d)(e)는 본 발명의 반도체 소자 분리방법에 대한 공정도.

Claims (7)

  1. 영역 분리가 요구되는 실리콘 기판상에 소정 깊이의 트렌치를 형성하여 소자 분리 영역을 구축하는 단계; 상기 소자 분리 영역을 포함하는 실리콘 기판의 전체면에 일정 두께의 제1테오스 산화막을 형성하는 단계; 상기 제1테오스 산화막을 비등방성 사진식각법으로 식각하여 소자 분리 영역의 양측벽에 소정의 산화막 스페이서를 형성한 후 실리콘 기판상에 도포된 감광막 패턴을 이온 저지층으로 채널 스톱용 이온을 소자 분리 영역의 바닥면에 주입하여 제1채널 스톱 영역을 형성하는 단계; 이온 저지층으로 사용된 감광막 패턴을 제거한 다음 감광막이 제거된 실리콘 기판의 전체면에 제2테오스 산화막을 형성하는 단계; 상기 제2테오스 산화막 및 제1테오스 산화막을 실리콘 기판과 동일 평면으로 연마하여 필드 산화막을 형성한 다음 이 필드 산화막과 실리콘 기판의 일정 부위를 포함하지 않는 소정의 감광막 패턴을 형성하고, 이 감광막 패턴을 이온 저지층으로 실리콘 기판상의 소자 분리 영역의 양측에 채널 스톱용 이온을 주입하여 제2채널 스톱 영역을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 구성함을 특징으로 하는 반도체 소자 분리방법.
  2. 제1항에 있어서, 상기 트렌치의 깊이는 0.5 ~ 1.2㎛ 정도인 것을 특징으로 하는 반도체 소자 분리방법.
  3. 제1항에 있어서, 상기 제1테오스 산화막의 두께는 1000 ~ 3000Å 정도인 것을 특징으로 하는 반도체 소자 분리방법.
  4. 제1항에 있어서, 상기 제1테오스 산화막의 과소식각시 50 ~ 300Å의 잔류 산화막을 남겨 스페이서를 형성하는 것을 특징으로 하는 반도체 소자 분리방법.
  5. 제1항에 있어서, 상기 채널 스톱용으로 주입되는 이온은 BF2이며,이 불순물을 20 ~ 50KeV, 1×1012~ 1×1017원자/C㎥의 조건으로 트렌치의 내부에 주입하는 것을 특징으로 하는 반도체 소자 분리방법.
  6. 제1항에 있어서, 상기 제2테오스 산화막은 3000 ~ 5000Å 정도의 두께를 갖는 것을 특징으로 하는 반도체 소자 분리방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2채널 스톱용 이온 주입시의 조건은 제1채널 스톱용 이온 주입 조건과 동일하게 진행하는 것을 특징으로 하는 반도체 소자 분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069587A 1995-12-30 1995-12-30 반도체 소자 분리방법 KR100204417B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069587A KR100204417B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069587A KR100204417B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Publications (2)

Publication Number Publication Date
KR970053493A true KR970053493A (ko) 1997-07-31
KR100204417B1 KR100204417B1 (ko) 1999-06-15

Family

ID=19448514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069587A KR100204417B1 (ko) 1995-12-30 1995-12-30 반도체 소자 분리방법

Country Status (1)

Country Link
KR (1) KR100204417B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061038A (ko) * 1999-12-28 2001-07-07 박종섭 격리막 형성 방법
KR100439110B1 (ko) * 1997-12-31 2004-07-16 주식회사 하이닉스반도체 반도체 소자의 소자분리 방법
KR100714949B1 (ko) * 2005-11-25 2007-05-04 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439110B1 (ko) * 1997-12-31 2004-07-16 주식회사 하이닉스반도체 반도체 소자의 소자분리 방법
KR20010061038A (ko) * 1999-12-28 2001-07-07 박종섭 격리막 형성 방법
KR100714949B1 (ko) * 2005-11-25 2007-05-04 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100204417B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR20000004553A (ko) 반도체 소자의 소자분리방법
KR960702677A (ko) 평면화된 트렌치 및 전계 산화물 분리 방법(planarized trench and field oxide isolation scheme)
KR960026624A (ko) 반도체 장치에 있어서 소자 분리 영역의 형성방법
KR920013670A (ko) 반도체 장치의 소자분리방법
KR19980029023A (ko) 반도체 소자의 격리영역 형성방법
KR970053493A (ko) 반도체 소자 분리방법
JPH1092806A (ja) 半導体素子の分離領域形成方法
KR970053492A (ko) 반도체 소자 분리방법
KR970053495A (ko) 반도체 소자 분리방법
KR0144026B1 (ko) 소자분리막 형성방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR100498436B1 (ko) 전계효과트랜지스터소자의트랜치의측벽이온주입방법
KR970053418A (ko) 반도체 소자 분리 방법
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
KR100226795B1 (ko) 반도체소자의 격리방법
KR100355874B1 (ko) 반도체 소자 분리 방법
KR970053482A (ko) 반도체 소자의 필드 산화막 형성방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100361762B1 (ko) 반도체소자의소자분리방법
KR100249185B1 (ko) 반도체장치의 소자분리방법
KR930012119B1 (ko) 소자분리 산화막 제조방법
KR960002747A (ko) 반도체 소자의 소자 분리막 제조방법
KR20000026363A (ko) 트랜치형 소자분리막의 사이드 월 도핑 방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee