KR970023993A - 반도체 장치의 소자 분리 방법 - Google Patents

Abstract

본 발명은 트렌치 분리(Trench Isolation)를 이용한 반도체 장치의 소자 분리 방법에 관한 것이다. 본 발명은 반도체 기판 위에 제1 산화막, 제2 물질막, 제3 물질막을 순차적으로 적층 형성하는 단계와, 활성 영역과 비활성영역을 정의하기 위해 상기 제3 물질막, 제2 물질막, 제1산화막을 순차로 사진 식각공정을 수행하여 개구부를 형성하는 단계와, 상기 개구부의 내부 측벽에 소정의 두께를 갖는 스페이서를 형성하는 단계와, 상기 제3 물질막 및 스페이서를 마스크(mask)로 하여 상기 개구부 내부의 반도체 기판을 식각함으로써 트렌치를 형성하는 단계와, 상기 트렌치의 내부가 매립(filling)되도록 상기 결과물 전면에 절연막을 적층하는 단계와, 상기 절연막을 에치백(etch back)하여 상기 제2 물질막이 드러나도록 함으로써 분리영역을 형성하는 단계와, 상기 제2물질막, 제1 산화막, 스페이서를 식각에 의해 순차로 제거하는 단계를 포함하는 반도체 장치의 소자 분리 방법을 제공한다. 본 발명은 스페이서에 의해 트렌치 형성을 위한 개구부의 크기가 사진 공정의 해상도 이하로 형성되기 때문에 활성 영역간 누설전류를 방지할 수 있다.

Description

반도체 장치의 소자 분리 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도 내지 제9도는 본 발명의 트렌치에 의한 소자 분리 방법을 공정순서에 따라 나타내는 단면도들이다.

Claims (9)

1. 반도체 기판 위에 제1 산화막, 제2 물질막, 제3 물질막을 순차적으로 적층 형성하는 단계: 활성 영역과 비활성 영역을 정의하기 위해 상기 제3 물질막, 제2 물질막, 제1 산화막을 순차로 사진 식각공정을 수행하여 개구부를 형성하는 단계: 상기 개구부의 내부 측벽에 소정의 두께를 갖는 스페이서를 형성하는 단계: 상기 제3 물질막 및 스페이서를 마스크(mask)로 하여 상기 개구부 내부의 반도체 기판을 식각함으로써 트렌치를 형성하는 단계: 상기 트렌치의 내부가 매립(filling)되도록 상기 결과물 전면에 절연막을 적층하는 단계: 상기 절연막을 에치백(etch back)하여 상기 제2 물질막이 드러나도록 함으로써 분리영역을 형성하는 단계: 및 상기 제2 물질막, 제1산화막, 스페이서를 식각에 의해 순차로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
2. 제1항에 있어서, 상기 제2 물질막을 구성하는 물질로 폴리 실리콘(Poly-Si)은 사용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
3. 제1항에 있어서, 상기 제3 물질막을 구성하는 물질로 산화물(Oxide)을 사용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
4. 제1항에 있어서, 상기 스페이서를 형성하는 단계는 상기 개구부의 내부 및 제3 물질막 위에 소정의 두께로 제4물질막을 적층한 후 상기 제4 물질막을 식각하여 상기 개구부의 내부측벽을 제외한 부분의 제4 물질막을 제거하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
5. 제4항에 있어서, 상기 제4 물질막은 실리콘 질화막(SiN)을 증착함으로써 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
6. 제4항에 있어서, 상기 제4 물질막의 선택적 제거는 건식 식각(dry etching)에 의해 수행되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
7. 제1항에 있어서, 상기 트렌치는 수직형의 측벽을 갖도록 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
8. 제1항에 있어서, 상기 트렌치의 내부를 매립(filling)하는 절연물을 구성하는 물질로 산화물(Oxide)을 사용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
9. 제1항에 있어서, 상기 절연물의 에치백(etch back)은 화학 기계적 연마(Chemical Mechanical Polishing : CMP) 공정에 의해 수행되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.