KR960035961A - 소자분리막 형성 방법 - Google Patents

소자분리막 형성 방법 Download PDF

Info

Publication number
KR960035961A
KR960035961A KR1019950006554A KR19950006554A KR960035961A KR 960035961 A KR960035961 A KR 960035961A KR 1019950006554 A KR1019950006554 A KR 1019950006554A KR 19950006554 A KR19950006554 A KR 19950006554A KR 960035961 A KR960035961 A KR 960035961A
Authority
KR
South Korea
Prior art keywords
film
forming
semiconductor substrate
substrate
dangling bond
Prior art date
Application number
KR1019950006554A
Other languages
English (en)
Other versions
KR0143577B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006554A priority Critical patent/KR0143577B1/ko
Publication of KR960035961A publication Critical patent/KR960035961A/ko
Application granted granted Critical
Publication of KR0143577B1 publication Critical patent/KR0143577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 기판상에 제1질소댕글링본드막을 포함하는 기판산화방지막을 예정된 소자분리영역이 오픈되도록 패터닝하는 단계; 상기 패터닝된 기판산화방지막의 노출된 전체 표면을 감싸도록 얇은 질화막을 패터닝하는 단계; 상기 패터닝된 기판산화방지막 측면부위 반도체 기판을 소정깊이 식각하는 단계; 노출된 반도체 기판상에 제2질소댈글링본드막을 형성하는 단계; 열산화 공정을 통해 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법에 관한 것으로, 버즈비크가 감소된 필드산화막을 형성하여 소자의 넓은 활성영역을 확보함으로써, 소자의 고집적화를 이루는 효과를 가져온다.

Description

소자분리막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도.

Claims (2)

  1. 반도체 기판상에 제1질소댕글링본드막을 포함하는 기판산화방지막을 예정된 소자분리영역이 오픈되도록 패터닝하는 단계; 상기 패터닝된 기판산화방지막의 노출된 전체 표면을 감싸도록 얇은 질화막을 패터닝하는 단계 ;상기 패터닝된 기판산화방지막 측면부위 반도체 기판을 소정깊이 식각하는 단계 ; 노출된 반도체 기판상에 제2질소댈글링본드막을 형성하는 단계; 열산화 공정을 통해 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법.
  2. 제1항에 있어서; 상기 제1질소댕글링본드막을 포함하는 기판산화막은 반도체 기판 상기 제1질소댕글링본드막, 패드 산화막, 폴리실리콘막 및 질화막이 차례로 형성되어 이루어지는 것을 특징으로 하는 소자분리막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006554A 1995-03-27 1995-03-27 소자분리막 형성 방법 KR0143577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR960035961A true KR960035961A (ko) 1996-10-28
KR0143577B1 KR0143577B1 (ko) 1998-08-17

Family

ID=19410620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR0143577B1 (ko)

Also Published As

Publication number Publication date
KR0143577B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR950015787A (ko) 반도체 기억장치 및 그 제조방법
KR960035961A (ko) 소자분리막 형성 방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR960002580A (ko) 금속배선 형성 방법
KR970053411A (ko) 반도체소자의 소자분리막 제조방법
KR970030644A (ko) 반도체 소자의 스페이서 형성방법
KR980006316A (ko) 반도체 소자의 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960002744A (ko) 반도체 소자의 소자분리막 형성방법
KR970053499A (ko) 반도체 장치의 아이솔레이션 방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR970053457A (ko) 반도체 소자 분리막 형성 방법
KR960019661A (ko) 소자분리막 형성방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR970003823A (ko) 반도체 소자의 소자분리막 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR970030647A (ko) 반도체 소자의 측벽 제조 방법 및 그 구조
KR970052660A (ko) 반도체 소자의 아이솔레이션 방법
KR970052402A (ko) 반도체장치의 제조방법
KR970053494A (ko) 반도체 소자 분리방법
KR960043089A (ko) 반도체 소자의 격리막 형성방법
KR970052855A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17

EXPY Expiration of term