KR970052855A - 반도체 소자의 평탄화 방법 - Google Patents
반도체 소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR970052855A KR970052855A KR1019950065642A KR19950065642A KR970052855A KR 970052855 A KR970052855 A KR 970052855A KR 1019950065642 A KR1019950065642 A KR 1019950065642A KR 19950065642 A KR19950065642 A KR 19950065642A KR 970052855 A KR970052855 A KR 970052855A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- semiconductor device
- thickness
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims abstract 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 평탄화 방법을 제공하는 것으로, 금속층이 형성된 실리콘기판상에 제1 내지 제3산화막을 이용한 평탄화로 SOG막이 가지는 문제점 즉, 수분에 의한 외부확산으로 낫치 및 단락을 방지하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.
※ 선택도 : 제1F도.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1F도는 본 발명에 따른 반도체 소자의 평탄화 방법을 설명하기 위한 소자의 단면도.
Claims (5)
- 필드산화막 및 접합영역이 형성된 실리콘기판상에 절연막을 패터닝하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 금속층을 패터닝한 후 제1산화막을 형성하는 단계와, 상기 단계로부터 상기 제1산화막에 아르곤 스퍼터링을 실시하는 단계와, 상기 단계로부터 상기 제1산화막상에 제2산화막을 형성하는 단계와, 상기 단계로부터 상기 제2산화막을 전면식각하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제3산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 절연막은 8.7 내지 9.1 wt/%의 인이 함유된 PSG로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 제1산화막은 PECVD 공정으로 형성되며 두께는 1600 내지 2400Å인 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 제2산화막은 THCVD 공정으로 형성되며 두께는 800 내지 1200Å인 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 제3산화막은 PECVD 공정으로 형성되며 두께는 2500 내지 3500Å인 것을 특징으로 하는 반도체 소자의 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065642A KR100217906B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065642A KR100217906B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052855A true KR970052855A (ko) | 1997-07-29 |
| KR100217906B1 KR100217906B1 (ko) | 1999-09-01 |
Family
ID=19447117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065642A KR100217906B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100217906B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950065642A patent/KR100217906B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100217906B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| KR970052855A (ko) | 반도체 소자의 평탄화 방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR960019488A (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR970023825A (ko) | 스페이서 필라를 이용한 반도체장치의 평탄화 방법 | |
| KR960002744A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR970053555A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR960039285A (ko) | 반도체 소자 제조방법 | |
| KR970024007A (ko) | 반도체장치의 콘택 형성방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970053423A (ko) | 반도체 소자의 소자 분리 절연막 제조방법 | |
| KR960005835A (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR970030214A (ko) | 웨이퍼 평탄화 방법 | |
| KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970023737A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR960035961A (ko) | 소자분리막 형성 방법 | |
| KR970052574A (ko) | 반도체장치의 평탄화용 더미 게이트형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR970030482A (ko) | 반도체 소자의 제조방법 | |
| KR970030644A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR920003460A (ko) | 반도체 집적회로의 소자 분리 방법 | |
| KR970052885A (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |