KR0143577B1 - 소자분리막 형성 방법 - Google Patents

소자분리막 형성 방법

Info

Publication number
KR0143577B1
KR0143577B1 KR1019950006554A KR19950006554A KR0143577B1 KR 0143577 B1 KR0143577 B1 KR 0143577B1 KR 1019950006554 A KR1019950006554 A KR 1019950006554A KR 19950006554 A KR19950006554 A KR 19950006554A KR 0143577 B1 KR0143577 B1 KR 0143577B1
Authority
KR
South Korea
Prior art keywords
film
forming
substrate
semiconductor substrate
oxide film
Prior art date
Application number
KR1019950006554A
Other languages
English (en)
Other versions
KR960035961A (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006554A priority Critical patent/KR0143577B1/ko
Publication of KR960035961A publication Critical patent/KR960035961A/ko
Application granted granted Critical
Publication of KR0143577B1 publication Critical patent/KR0143577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 기판상에 제1질소댕글링본드막을 포함하는 기판산화방지막을 예정된 소자분리영역이 오픈되도록 패터닝하는 단계; 상기 패터닝된 기판산화방지막의 노출된 전체 표면을 감싸도록 얇은 질화막을 패터닝하는 단계; 상기 패터닝된 기판산화방지막 측면부위 반도체 기판을 소정깊이 식각하는 단계; 노출된 반도체 기판상에 제2질소댕글링본드막을 형성하는 단계; 열산화 공정을 통해 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법에 관한 것으로, 버즈비크가 감소된 필드산화막을 형성하여 소자의 넓은 활성영역을 확보함으로써, 소자의 고집적화를 이루는 효과를 가져온다.

Description

소자분리막 형성 방법
제1a도 및 제1b도는 종래기술에 따른 소자분리막 형성 공정도.
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도.
*도면의 주요부분에 대한 부호의 설명
21:실리콘 기판 22:SiN막
23:패드산화막 24:폴리실리콘막
25,26:질화막 27:SiN막
28:필드산화막
본 발명은 반도체 제조 공정중 셀 및 소자간의 절연을 목적으로 하는 소자분리막 형성 방법에 관한 것으로, 특히 측면산화를 방지하여 버즈비크(bird's beak)의 생성을 억제하는 소자분리막 형성 방법에 관한 것이다.
통상적으로, 소자분리막은 국부적인 산화 공정으로 필드산화막을 형성하는 LOCOS(local oxidation of silicon)공정이 널리 사용되고 있다.
제1a도 및 제1b도는 종래의 LOCOS 공정중 폴리실리콘막을 버퍼층으로 사용하는 PBL(polysilicon buffered LOCOS)공정 단면도이다.
제1a도는 실리콘 기판(11)상에 패드산화막(12), 폴리실리콘막(13), 질화막(14)을 차례로 형성한 후, 예정된 소자분리영역의 실리콘 기판(11)을 오픈시킨 상태이고, 제1b도는 열산화 공정을 통해 상기 노출된 실리콘 기판(11)을 산화시켜 필드산화막(15)을 형성한 상태이다.
이때, 제1b도에 도시된 바와같이 열산화 공정에 의한 필드산화막 성장시 폴리실리콘막(13)의 일부가 산화되고, 증착막들의 스트레스로 인해 패드산화막(12)이 산화의 경로가 되어 큰 버즈비크를 형성하게 됨으로써, 소자의 활성영역(active area)을 감소시킨다. 또한, 패드산화막과 폴리실리콘막의 일부가 산화에 참여하여 필드산화막의 부피 팽창도가 커져 필드산화막 내의 막(film) 스트레스를 유발하게 된다.
따라서, 본 발명은 버즈비크의 생성을 억제하여 소자의 넓은 활성영역을 확보하는 소자분리막 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 제1질소댕글링본드막을 포함하는 기판산화방지막을 예정된 소자분리영역이 오픈되도록 패터닝하는 단계; 상기 패터닝된 기판산화방지막의 노출된 전체 표면을 감싸도록 얇은 질화막을 패터닝하는 단계; 상기 패터닝된 기판산화방지막 측면부위 반도체 기판을 소정깊이 식각하는 단계; 노출된 반도체 기판상에 제2질소댕글링본드막을 형성하는 단계; 열산화 공정을 통해 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제2a도 및 제2d도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
먼저, 제2a도는 실리콘 기판(21)상에 질소 댕글링 본드인 SiN막(22)를 약 15Å 내지 30Å 형성하고, 패드산화막(23)을 약 150Å 내지 300Å, 폴리실리콘막(24)을 약 500Å 내지 700Å, 질화막(25)을 약 1500Å 내지 2000Å 차례로 형성한 후, 예정된 소자분리영역의 실리콘 기판(21)을 오픈시킨 상태이다.
이어서, 제2b도에 도시된 바와같이 상기 패터닝된 증착막들(22,23,2425)의 노출된 전체 표면을 감싸도록 500Å 정도의 얇은 질화막(26)을 패터닝하고, 상기 패터닝된 증착막들(22,23,24,25)측면부위 실리콘 기판(21)을 일정깊이 식각하여 트렌치를 형성한다.
이어서, 제2c도에 도시된 바와같이 노출된 실리콘 기판(21)상에 질소 댕글링 본드 SiN막(27)을 형성한다.
끝으로, 제2d도는 열산화 공정을 통해 필드산화막(28)을 형성한 상태이다.
이상, 상기 설명과 같이 이루어지는 본 발명에서, 얇은 질화막이 활성영역의 기판 상부에 형성된 증착막들을 덮고있어 토포로지의 일부가 산화되는 소오스를 방지하게 됨으로써 필드산화막의 부피 팽창 기여요소를 감소시키게 되고 이로인해 필드산화막내의 스트레스 유발원인도 제거되게 된다. 그리고 질소댕글링본드(Si-N)를 패드산화막 형성전에 형성시켜 4.5 eV의 결합에너지를 갖는 Si-N결합이 산소의 침투에 대하여 차단 역할을 하도록 하여 버즈비크 길이 증가원인은 감소하게 된다.
또한, 실리콘 기판을 트렌치 형태로 형성하여 필드산화막 성장시 상·하 부피 팽창이 커서 증착막중의 일부층이 산화되는 원인도 감소하게 된다. 이때 이러한 실리콘 기판의 산화 참여도를 최소화하기 위하여 실리콘 기판위에 질소댕글링 본드(Si-N)를 형성하여 산소가 실리콘 기판과 접촉하여 산화되는 소오스를 제거하고, 또한 산소가 실리콘 기판을 침투하여 패드산화막쪽으로 확산될 때 패드산화막의 산화 참여도 방지하게 된다.
본 발명은 버즈비크가 감소된 필드산화막을 형성하여 소자의 넓은 활성영역을 확보함으로써, 소자의 고집적화를 이루는 효과를 가져온다.

Claims (2)

  1. 반도체 기판상에 제1질소댕글링본드막을 포함하는 기판산화방지막을 예정된 소자분리영역이 오픈되도록 패터닝하는 단계; 상기 패터닝된 기판산화방지막의 노출된 전체 표면을 감싸도록 얇은 질화막을 패터닝하는 단계; 상기 패터닝된 기판산화방지막 측면부위 반도체 기판을 소정깊이 식각하는 단계; 노출된 반도체 기판상에 제2질소댕글링본드막을 형성하는 단계; 열산화 공정을 통해 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성 방법.
  2. 제1항에 있어서; 상기 제1질소댕글링본드막을 포함하는 기판산화방지막은 반도체 기판 상에 제1질소댕글링본드막, 패드 산화막, 폴리실리콘막 및 질화막이 차례로 형성되어 이루어지는 것을 특징으로 하는 소자분리막 형성 방법.
KR1019950006554A 1995-03-27 1995-03-27 소자분리막 형성 방법 KR0143577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR960035961A KR960035961A (ko) 1996-10-28
KR0143577B1 true KR0143577B1 (ko) 1998-08-17

Family

ID=19410620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006554A KR0143577B1 (ko) 1995-03-27 1995-03-27 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR0143577B1 (ko)

Also Published As

Publication number Publication date
KR960035961A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US4494304A (en) Forming chan-stops by selectively implanting impurity ions through field-oxide layer during later stage of MOS-device fabrication
US5371036A (en) Locos technology with narrow silicon trench
KR0143577B1 (ko) 소자분리막 형성 방법
JP3061025B2 (ja) 半導体装置の製造方法
KR100324813B1 (ko) 반도체소자의소자분리산화막제조방법
KR100281278B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100281277B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100190361B1 (ko) 반도체 소자의 필드산화층 형성방법
KR0166037B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR0137585B1 (ko) 소자분리막 형성방법
KR0144027B1 (ko) 필드산화층 형성방법
KR100196422B1 (ko) 반도체장치의 소자분리 영역의 형성방법
KR20010001201A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100215843B1 (ko) 반도체 소자의 격리층 형성 방법
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR0139267B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100297170B1 (ko) 반도체소자의소자분리산화막의제조방법
KR100281279B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR920001034B1 (ko) 2중 절연층구조를 갖는 반도체장치 및 제조방법
KR20000014700A (ko) 반도체 소자의 소자 분리막 형성방법
KR100209227B1 (ko) 소자분리를 위한 반도체 장치 제조 방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100245087B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR0166042B1 (ko) 반도체 소자의 소자분리 산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17

EXPY Expiration of term