KR0172730B1 - 반도체 소자의 아이솔레이션 방법 - Google Patents

반도체 소자의 아이솔레이션 방법 Download PDF

Info

Publication number
KR0172730B1
KR0172730B1 KR1019950069488A KR19950069488A KR0172730B1 KR 0172730 B1 KR0172730 B1 KR 0172730B1 KR 1019950069488 A KR1019950069488 A KR 1019950069488A KR 19950069488 A KR19950069488 A KR 19950069488A KR 0172730 B1 KR0172730 B1 KR 0172730B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
depositing
oxide film
isolation
pad oxide
Prior art date
Application number
KR1019950069488A
Other languages
English (en)
Other versions
KR970053484A (ko
Inventor
이창진
서광수
김의식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950069488A priority Critical patent/KR0172730B1/ko
Priority to US08/773,161 priority patent/US5763317A/en
Priority to JP8357088A priority patent/JPH1070117A/ja
Publication of KR970053484A publication Critical patent/KR970053484A/ko
Application granted granted Critical
Publication of KR0172730B1 publication Critical patent/KR0172730B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 아이솔레이션 형성 방법에 관한 것이다. 본 발명은 PBL 아이솔레이션 방법에 있어서 버퍼층을 다결정 실리콘 대신 도핑되지 않은 비결정질 실리콘과 도핑된 비결정질 실리콘의 이중 구조로 형성하므로써 열 산화시 다결정 실리콘의 결정 입계를 따라 형성되는 공동의 형성을 방지하여 제품의 특성을 향상시키는 것을 특징으로 한다.

Description

반도체 소자의 아이솔레이션 방법
제1도 (a) 내지 (c)는 종래의 반도체 소자의 PBL 아이솔레이션 형성 방법을 설명하기 위한 도면.
제2도 (a) 내지 (c)는 본 발명에 따른 소자의 아이솔레이션 형성 방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1a, 1b : 실리콘 기판 2a, 2b : 패드 산화막
3a : 다결정 실리콘 3b : 도핑되지 않은 비결정질 실리콘
3b' : 도핑된 비결정질 실리콘 4a, 4b : 질화막
5a, 5b : 필드 산화막 A : 공동
B : 기판 손상부
본 발명은 반도체 소자의 아이솔레이션 형성 방법에 관한 것이다.
일반적으로 패드 산화막/질화막 으로 구성된 아이솔에이션 방법에서 버소 빅 현상에 의해 활성영역이 작아지는데 고집적 디비이스에서 요구되는 활성 영역을 확보하기 위해 산화막과 질화막 사이에 다결정 실리콘을 적요한 PBL 아이솔레이션 방법이 최근 일반화 되고 있다.
PBL 아이솔레이션 방법은 다음과 같다.
먼저 활성 영역의 스트레스에 의한 결함을 방지하기 위해 실리콘 기판(1a) 상에 패드 산화막(2a)을 100 내지 250Å 정도 증착시킨다. 패드 산화막(2a) 상부에 도핑되지 않은 다결정 실리콘(3a)을 600 내지 650℃ 범위의 온도에서 SiH4가스를 사용하여 LP-CVD 방법에 의해 500Å 정도 증착시킨다. 도핑되지 않은 다결정 실리콘(3a) 위에 질화막(4a)을 750 내지 850℃ 범위의 온도에서 SiH2Cl2/NH3가스를 사용하여 LP-CVD 방법으로 1500 내지 2000Å 정도 증착시킨다. 비활성 영역을 식각하기 위한 마스크 패턴을 형성하고 질화막(4a), 도핑되지 않은 다결정 실리콘(3a) 및 패드 산화막(2a)을 식각하면 제1도 (a)의 상태가 된다.
그 다음 제1도 (b)에서 도시된 바와 같이, 소자 분리를 위한 필드 산화막(5a)을 900 내지 1000 ℃에서 4000에서 6000Å 정도 증착시킨다. 그리고 질화막(4a)을 H3PO4로 제거하고 다결정 실리콘(3a)을 건식 식각 방식으로 제거하면 제1도 (c)에서 도시된 바와 같은 아이솔레이션이 형성된다.
이러한 PBL 아이솔레이션 방법에 의하면, 다결정 실리콘의 특성상 형성된 결정 알갱이(Grain)들이 산화막의 형성을 위한 산화가 행해질 때 에지 부분에 공동(A)을 형성하여 이후의 질화막, 다결정 실리콘 및 패드 산화막 스트립시 기판에 영향을 주게 되어 기판 손상부(B)가 발생하여 제품의 특성을 열화시킨다.
따라서, 본 발명은 다결정 실리콘 증착시에 형성되는 공동에 의하여 질화막, 다결정 실리콘 및 패드 산화막 스트립시 기판에 손상이 발생하는 문제점을 해결할 수 있는 아이솔레이션 방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판상에 패드 산화막을 증착시키는 단계; 패드 산화막 상에 도핑되지 않은 비결정질 실리콘을 증착시키는 단계; 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계; 인-시튜 도핑된 비결정질 실리콘 상에 질화막을 증착시키는 단계; 아이솔레이션을 위한 마스크 패턴을 형성하는 단계; 마스크 패턴에 따라 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 식각하는 단계; 식각된 부분의 기판 상에 필드 산화막을 증착시키는 단계; 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하기로 한다.
제2도 (a) 내지 (c)는 본 발명에 따른 반도체 소자의 아이솔레이션 형성 방법을 설명하기 위한 도면이다.
먼저, 제2도 (a)에서 도시된 바와 같이, 스트레스에 의한 결함을 방지하기 위해 실리콘 기판(1b)상에 패드 산화막(2b)을 100 내지 250Å 정도 증착시킨다. 그 다음 패드 산화막(2b)상에 도핑되지 않은 비결정질 실리콘(3b)을 500 내지 550℃의 온도 범위에서 SiH4가스를 사용하여 LP-CVD방법에 의해 200 내지 250Å 정도 증착시킨다. 도핑되지 않은 비결정질 실리콘(3b) 위에 인-시튜 도핑된 비결정질 실리콘(3b')을 500 내지 550℃의 온도 범위에서 SiH4가스 또는 Si2H6가스를 사용하여 LP-CVD 방법에 의해 300Å 정도 증착시킨다. 증착시 챔버 내의 환경 가스는 N2/NH3가스를 사용한다. 인-시튜 도핑된 비결정질 실리콘(3b')위에 질화막(4b)을 750 내지 850℃ 범위의 온도에서 SiH2Cl2/NH3가스를 사용하여 LP-CVD 방법으로 1500 내지 2000Å 정도 증착시킨다. 비활성 영역을 식각하기 위한 마스크 패턴을 형성하고 질화막(4b), 인-시튜 도핑된 비결정질 실리콘(3b'), 도핑되지 않은 비결정질 실리콘(3b) 및 패드 산화막(2b)을 식각하면 제1도 (a)의 상태가 된다.
그 다음 제2도 (b)에서 도시된 바와 같이, 소자 분리를 위한 필드 산화막(5b)을 900 내지 1000℃에서 4000 내지 6000Å 정도 증착시킨다. 그리고 질화막(4b)을 H3PO4로 제거하고 비결정질 실리콘(3b', 3b)을 건식 식각 방식으로 제거하면 제2도 (c)에서 도시된 바와 같은 아이솔레이션이 형성된다.
이상에서와 같이, PBL 아이솔레이션 방법에서 버퍼층으로서 사용하던 다결정 실리콘 대신 도핑되지 않은 비결정질 실리콘(3b)과 인-시튜 도핑된 비결정질 실리콘의 이중 층을 형성하므로써 종래의 필드 산화막 형성을 위한 열 산화시에 발생하였던 다결정 실리콘 내의 결정 입계 사이에서의 공동 형성 현상을 방지할 수 있다. 이에 따라 식각시에 기판의 손상 발생을 방지하여 양호한 상태의 활성 영역을 확보하므로써 제품의 신뢰성이 확보되는 효과가 있다. 또다른 효과는, 이와 같이 PBL 아이솔레이션의 단점을 보충할 수 있어서 버즈 빅 길이가 짧은 장점을 가지는 PBL 아이솔레이션 방법을 사용할 수 있다는 것이다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변경이 가능하다. 따라서, 이하, 특허 청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 반도체 기판 상에 패드 산화막을 증착시키는 단계; 패드 산화막 상에 도핑되지 않은 비결정질 실리콘을 증착시키는 단계; 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계; 인-시튜 도핑된 비결정질 실리콘 상에 질화막을 증착시키는 단계; 아이솔레이션을 위한 마스크 패턴을 형성하는 단계; 마스크 패턴에 따라 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 식각하는 단계; 식각된 부분의 기판 상에 필드 산화막을 증착시키는 단계; 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
  2. 제1항에 있어서, 패드 산화막 상에 도핑되지 않은 비결정질 실리콘을 증착시키는 단계는 500 내지 550℃의 온도 범위에서 SiH4가스를 사용하여 LP-CVD 방법에 의해 200 내지 250Å 정도의 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
  3. 제1항에 있어서, 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계는 500 내지 550℃의 온도 범위에서 SiH4가스 또는 Si2H6가스를 사용하여 LP-CVD 방법에 의해 300Å 정도 증착시키는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
  4. 제1항 또는 제2항에 있어서, 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계는 증착시 챔버 내의 환경 가스로서 N2/NH3가스를 사용하는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
KR1019950069488A 1995-12-30 1995-12-30 반도체 소자의 아이솔레이션 방법 KR0172730B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950069488A KR0172730B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 아이솔레이션 방법
US08/773,161 US5763317A (en) 1995-12-30 1996-12-26 Method for PBLOCOS isolation between semiconductor devices
JP8357088A JPH1070117A (ja) 1995-12-30 1996-12-26 フィールド酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069488A KR0172730B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 아이솔레이션 방법

Publications (2)

Publication Number Publication Date
KR970053484A KR970053484A (ko) 1997-07-31
KR0172730B1 true KR0172730B1 (ko) 1999-03-30

Family

ID=19448478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069488A KR0172730B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 아이솔레이션 방법

Country Status (3)

Country Link
US (1) US5763317A (ko)
JP (1) JPH1070117A (ko)
KR (1) KR0172730B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349377B1 (ko) * 1999-12-30 2002-08-21 주식회사 하이닉스반도체 비정질 실리콘막을 이용한 트렌치 형성방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199875A (ja) * 1997-01-10 1998-07-31 Nec Corp 半導体装置の製造方法
KR100237630B1 (ko) * 1997-03-24 2000-01-15 김영환 반도체 소자의 격리 구조 제조 방법
US6090686A (en) * 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6117717A (en) * 1999-06-07 2000-09-12 Fairchild Semiconductor Corporation Method for after gate implant of threshold adjust with low impact on gate oxide integrity
JP5616205B2 (ja) * 2010-11-29 2014-10-29 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536635B2 (ja) * 1989-03-09 1996-09-18 三菱電機株式会社 ポリシリコンパッドｌｏｃｏｓ法による素子分離方法
US5192707A (en) * 1991-07-31 1993-03-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
KR950002188B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 반도체 장치의 소자분리 방법
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349377B1 (ko) * 1999-12-30 2002-08-21 주식회사 하이닉스반도체 비정질 실리콘막을 이용한 트렌치 형성방법

Also Published As

Publication number Publication date
US5763317A (en) 1998-06-09
KR970053484A (ko) 1997-07-31
JPH1070117A (ja) 1998-03-10

Similar Documents

Publication Publication Date Title
KR100192178B1 (ko) 반도체 소자의 아이솔레이션 방법
US5149669A (en) Method of forming an isolation region in a semiconductor device
KR20010058774A (ko) 반도체 소자의 제조 방법
KR950012678A (ko) 반도체 장치의 소자 격리막 제조 방법
KR100245096B1 (ko) 반도체소자의 필드 산화막 제조방법
KR0172730B1 (ko) 반도체 소자의 아이솔레이션 방법
KR100243302B1 (ko) 반도체장치의 트렌치 소자분리 방법
US4567646A (en) Method for fabricating a dielectric isolated integrated circuit device
US6380606B1 (en) Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
KR19990026622A (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100204796B1 (ko) 소자 격리 산화막 제조 방법
KR100190194B1 (ko) 반도체 소자의 제조방법
KR100244411B1 (ko) 반도체장치 제조방법
KR100189733B1 (ko) 반도체장치의 소자분리막 형성방법
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
JPH0547993B2 (ko)
KR100505628B1 (ko) 반도체장치의 트랜치형 소자분리막 형성방법
KR19990039625A (ko) 반구형 결정립층을 이용하는 반도체 장치의 커패시터 형성 방법
KR0176102B1 (ko) 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법
KR100327572B1 (ko) 반도체소자의 소자격리막 형성 방법
JP2002134604A (ja) 半導体装置における素子分離領域の形成方法
KR100255154B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100196423B1 (ko) 반도체장치의 소자격리방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR100464939B1 (ko) 반도체장치의소자분리막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee