KR100327572B1 - 반도체소자의 소자격리막 형성 방법 - Google Patents

반도체소자의 소자격리막 형성 방법 Download PDF

Info

Publication number
KR100327572B1
KR100327572B1 KR1019980062486A KR19980062486A KR100327572B1 KR 100327572 B1 KR100327572 B1 KR 100327572B1 KR 1019980062486 A KR1019980062486 A KR 1019980062486A KR 19980062486 A KR19980062486 A KR 19980062486A KR 100327572 B1 KR100327572 B1 KR 100327572B1
Authority
KR
South Korea
Prior art keywords
film
trench
device isolation
etching
semiconductor device
Prior art date
Application number
KR1019980062486A
Other languages
English (en)
Other versions
KR20010008420A (ko
Inventor
권오정
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980062486A priority Critical patent/KR100327572B1/ko
Publication of KR20010008420A publication Critical patent/KR20010008420A/ko
Application granted granted Critical
Publication of KR100327572B1 publication Critical patent/KR100327572B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI에 의한 소자격리막을 형성할 때 트랜치 식각하여 트랜치부를 형성한 후 트랜치부(50)를 갭필산화막(70)을 채우기전 질화막(30)을 부분적으로 식각하여 소자격리막(72)의 상부를 넓게 형성하도록 함으로써 평탄화공정 및 질화막(30)과 패드산화막(20) 제거공정시 식각손실에 대한 마진을 확보하여 모트가 발생되는 것을 억제할 수 있도록 함으로써 소자의 특성을 향상시킬 수 있다는 이점이 있다.

Description

반도체소자의 소자격리막 형성 방법
본 발명은 반도체소자의 소자격리막 형성 방법에 관한 것으로서, 보다 상세하게는 반도체 기판에 STI에 의한 소자격리막을 형성할 때 트랜치 식각하여 트랜치부를 형성한 후 트랜치부를 갭필산화막을 채우기전 질화막을 부분적으로 식각하여 소자격리막의 상부를 넓게 형성하도록 함으로써 평탄화공정 및 질화막과 패드산화막 제거공정시 식각손실에 대한 마진을 확보하여 모트가 발생되는 것을 억제할 수 있도록 한 반도체소자의 소자격리막 형성 방법에 관한 것이다.
최근의 반도체 기술은 소자의 고집적화 및 저전력화를 달성하기 위해 약 0.25㎛ 정도의 소자 분리 기술까지 요구하고 있다. 그런데 기존의 LOCOS(LOCal Oxidation of Silicon)나, PBLOCOS(Poly Buffered LOCal Oxidation of Silicon)등에 의한 소자격리막의 형성은 0.35㎛이하급으로 가면서는 한계를 보이고 있다.
이에 반도체 장치는 디바이스의 수행능력과 집적도를 크게 확보하면서 칩의 전체크기를 줄이는 것이 큰 문제로 대두되고 있다.
새로운 소자격리 공정으로 각광받는 얕은 트랜치 소자격리(Shallow Trench Isolation; 이하 "STI"라 한다) 공정은 종래의 로커스(LOCal Oxidation of Silicon; LOCOS) 공정에 비해 버즈비크(bird's beak)의 감소 등 많은 장점을 가지고 있다.
도 1내지 도 5는 종래의 STI기술에 의한 반도체소자의 소자격리막 형성 방법을 설명하기 위한 단면도들이다.
도 1에 도시된 바와 같이 반도체 기판(10)상에 액티브 영역의 스트레스에 의한 결함방지를 위하여 패드산화막(20)을 50∼100Å의 두께로 성장시키고 그 위로 질화막(30)을 750∼850℃로 SiH2Cl2와 NH3 가스를 사용하여 LPCVD에 의해 1000∼1500Å 정도 성장시킨 후 패터닝 능력을 향상시키기 위해서 300Å두께의 반사방지막(40)을 증착한다.
그리고 도 2와 같이 소자격리영역을 식각하기 위한 필드마스크를 통해 기판을 2500∼3000Å의 깊이로 트랜치 식각을 한 후 필드마스크를 제거하고 실리콘 기판의 불순물을 제거하기 위해 크리링을 한다.
그리고, 도 3과 같이 트랜치 식각에 의한 손상을 보상하고 소자격리막의 절연효과를 높이기 위해 1100℃정도의 고온에서 드라이 방식으로 150Å의 두께로 희생산화막(60)을 성장시킨다.
그런다음 도 4와 같이 트랜치부(50)에 갭필산화막(70)을 증착하고 CMP에 의해 질화막(30)이 노출될때까지 평탄화를 수행한다.
그리고, 질화막(30)을 제거하기 위해 H3PO4로 질화막(30)을 제거하고 패드산화막(20)을 제거하는 공정을 통해 소자격리막(72)의 가장자리와 액티브 영역의 계면에는 식각이 더욱 심하게 일어나게 되어 도 5의 'A' 부분과 같이 소자격리막(72)의 가장자리가 액티브 영역에서 약 200Å 이상 깊게 파이는 모트가 발생된다.
이 모트는 트랜지스터에 험프를 발생시키고 게이트산화막이 얇아지게 되어 게이트산화막의 특성을 약화시켜 열화되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 STI기술에 의한 소자격리막 형성시 트랜치 식각을 하여 트랜치부를 형성한 후 갭필산화막을 증착하기 전에 질화막을 일부 식각하여 소자격리막의 가장자리에서의 식각손실에 대한 마진을 확보할 수 있도록 하는 반도체소자의 소자격리막 형성 방법을 제공함에 있다.
도 1내지 도 5는 종래의 STI기술에 의한 반도체소자의 소자격리막 형성 방법을 설명하기 위한 단면도들이다.
도 6내지 도 10은 본 발명에 의한 반도체소자의 소자격리막 형성 방법을 설명하기 위한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 패드산화막
30 : 질화막 40 : 반사방지막
50 : 트랜치부 60 : 희생산화막
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판상에 패드산화막과 질화막과 반사방지막을 증착한 후 트랜치부를 형성하고 트랜치부에 갭필산화막을 채우는 반도체장치의 소자격리막 형성 방법에 있어서, 갭필산화막 형성 공정전에 트랜치부에 노출된 질화막을 일부 선택적으로 식각하는 단계를 더 포함하여 이루어진다.
위와 같이 이루어진 본 발명의 작용을 설명하면 다음과 같다.
기판상에 패드산화막과 질화막과 반사방지막을 증착하고 트랜치부를 형성한 후 갭필산화막을 형성하기 전에 선택적으로 트랜치부에 노출된 질화막을 일부 식각하여 소자격리막의 가장자리에 갭필산화막이 넓게 형성하도록 하여 후속 공정에서 반사방지막과 질화막과 패드산화막을 식각할 때 소자격리막의 가자장리에서 식각손실에 의해 모트가 발생되는 것을 방지하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 6내지 도 10은 종래의 STI기술에 의한 반도체소자의 소자격리막 형성 방법을 설명하기 위한 단면도들이다.
도 6에 도시된 바와 같이 반도체 기판(10)상에 액티브 영역의 스트레스에 의한 결함방지를 위하여 패드산화막(20)을 50∼100Å의 두께로 성장시키고 그 위로 질화막(30)을 750∼850℃로 SiH2Cl2와 NH3 가스를 사용하여 LPCVD에 의해 1000∼1500Å 정도 성장시킨 후 패터닝 능력을 향상시키기 위해서 300Å두께의 반사방지막(40)을 증착한다.
그리고 도 7과 같이 소자격리영역을 식각하기 위한 필드마스크를 통해 기판을 2500∼3000Å의 깊이로 트랜치 식각을 한 후 필드마스크를 제거하고 실리콘 기판의 불순물을 제거하기 위해 크리링을 한다. 그런다음 160℃의 H3PO4 용액에 담궈 트랜치부(50)로 노출된 질화막(30) 만을 선택적으로 일정부분 식각하게 되면 반사방지막(40)에 의해 질화막(30)의 상부는 식각되지 않고 트랜치부(50)로 노출된 부위만 식각되어 일정한 공간을 형성하게 된다.
이후, 도 8과 같이 트랜치 식각에 의한 손상을 보상하고 소자격리막의 절연효과를 높이기 위해 1100℃정도의 고온에서 드라이 방식으로 150Å의 두께로 희생산화막(60)을 성장시킨다.
그런다음 도 9와 같이 트랜치부(50)에 갭필산화막(70)을 증착하게 되면 일정부분이 식각된 질화막(30) 부분에 갭필산화막(70)이 형성되어 후속 공정의 식각에 대한 마진을 확보하게 된다. 이렇게 갭필산화막(70)을 증착한 후 CMP에 의해 질화막(30)이 노출될때까지 평탄화를 수행한다.
그리고, 질화막(30)을 H3PO4로 제거하고 패드산화막(20)을 제거하는 공정을 수행함에도 불구하고 도 10과 같이 소자격리막(72)의 가장자리에 확보된 마진으로 인해 모트가 발생되지않은 소자격리막(72)을 형성하게 된다.
상기한 바와 같이 STI기술에 의한 소자격리막 형성시 패드산화막과 질화막과 반사방지막을 형성한 상태에서 트랜치 식각한 후 트랜치부로 노출된 질화막만 선택적으로 식각하여 형성된 일정한 공간에 트랜치부에 채워지는 갭필산화막이 채워지도록 하여 후속 식각공정시 식각손실에 대한 마진을 확보함으로써 소자격리막의 가장자리와 액티브 영역에서 발생되는 모트발생을 억제할 수 있다는 이점이 있다.
또한, 모트발생을 억제함으로써 게이트산화막의 특성을 개선시킬 수 있으며 트랜지스터의 특성을 확보할 수 있다는 이점이 있다.

Claims (2)

  1. 반도체 기판상에 패드산화막과 질화막과 반사방지막을 증착한 후 트랜치부를 형성하고 트랜치부에 갭필산화막을 채우는 반도체장치의 소자격리막 형성 방법에 있어서,
    상기 갭필산화막 형성 공정전에 상기 트랜치부에 노출된 상기 질화막을 일부 선택적으로 식각하는 단계
    를 더 포함하여 이루어진 것을 특징을 하는 반도체소자의 소자격리막 형성 방법.
  2. 제 1항에 있어서, 상기 질화막의 식각은 160℃의 H3PO4용액으로 습식식각하는 것을 특징으로 하는 반도체소자의 소자격리막 형성 방법.
KR1019980062486A 1998-12-30 1998-12-30 반도체소자의 소자격리막 형성 방법 KR100327572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062486A KR100327572B1 (ko) 1998-12-30 1998-12-30 반도체소자의 소자격리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062486A KR100327572B1 (ko) 1998-12-30 1998-12-30 반도체소자의 소자격리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010008420A KR20010008420A (ko) 2001-02-05
KR100327572B1 true KR100327572B1 (ko) 2002-04-17

Family

ID=19569149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062486A KR100327572B1 (ko) 1998-12-30 1998-12-30 반도체소자의 소자격리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100327572B1 (ko)

Also Published As

Publication number Publication date
KR20010008420A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
KR20000061330A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100327572B1 (ko) 반도체소자의 소자격리막 형성 방법
KR100359858B1 (ko) 반도체장치의소자분리막형성방법
KR100564423B1 (ko) 반도체 소자의 분리막 형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100468681B1 (ko) 트랜치소자분리방법
KR19990025197A (ko) 트렌치 소자분리방법
KR20000045882A (ko) 반도체소자의 소자격리막 형성 방법
KR100365738B1 (ko) 반도체소자의소자분리막형성방법
KR100506051B1 (ko) 반도체 소자의 소자분리 방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR20000045883A (ko) 반도체소자의 소자격리막 형성 방법
KR100312969B1 (ko) 반도체소자의필드산화막형성방법
KR100703841B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20000003360A (ko) 선택적 에피택시 성장 기술을 이용한 소자 분리막 형성방법
KR20000003507A (ko) 반도체 소자의 소자분리막 형성 방법
KR100419877B1 (ko) 반도체 장치의 소자 분리 방법
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR20030056154A (ko) 반도체 소자 제조 방법
KR19990057360A (ko) 반도체소자의 소자분리막 제조방법
KR20000046953A (ko) 반도체장치의 소자격리막 형성방법
KR20000041590A (ko) 반도체 소자의 제조방법
KR20030001087A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20010004192A (ko) 트렌치 격리 형성 방법
KR20040057615A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee