KR0176102B1 - 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법 - Google Patents

다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법 Download PDF

Info

Publication number
KR0176102B1
KR0176102B1 KR1019960014850A KR19960014850A KR0176102B1 KR 0176102 B1 KR0176102 B1 KR 0176102B1 KR 1019960014850 A KR1019960014850 A KR 1019960014850A KR 19960014850 A KR19960014850 A KR 19960014850A KR 0176102 B1 KR0176102 B1 KR 0176102B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
layer
multilayer
oxide film
multilayer amorphous
Prior art date
Application number
KR1019960014850A
Other languages
English (en)
Other versions
KR970077481A (ko
Inventor
이종호
유종선
김보우
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960014850A priority Critical patent/KR0176102B1/ko
Publication of KR970077481A publication Critical patent/KR970077481A/ko
Application granted granted Critical
Publication of KR0176102B1 publication Critical patent/KR0176102B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법에 관한 것으로서, 종래 기술에서 단일층의 폴리실리콘을 버퍼층으로 사용하는 PBL(Polysilicon Buffered LOCOS) 제조방법이 필드산화막 영역과 활성영역사이의 경계가 깨끗하지 않았던 문제점을 해결하기 위해, 본 발명은 다층의 아몰퍼스 실리콘을 버퍼층으로 사용하여 필드산화막 형성시 경계의 상대적인 산화증가 효과를 줄임으로써 깨끗한 활성영역을 형성하기 위한 것이다.

Description

다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리제조방법
제1도는 종래 기술에서 폴리실리콘을 버퍼층으로 사용하는 PBL(Polysilicon Buffered LOCOS) 제조 공정(a∼d)의 단면도.
제2도는 본 발명에 따른 다층 아몰퍼스 실리콘을 버퍼층으로 사용하는 MABL(Multi-layer Amorphous silicon Buffered LOCOS) 제조공정(A∼D)의 단면도.
제3도의 (a)는 본 발명의 제조공정에 의해 완성된 사시도.
(b)는 종래의 PBL에 대한 버퍼층에서의 그레인(grain)과 그레인 경계를 나타낸 단면도.
(c)는 본 발명의 MABL에 대한 버퍼층에서의 그레인과 그레인 경계를 나타낸 단면도.
(d)는 종래기술에 따라 완성된 PBL의 활성영역 주변 상태를 나타낸 평면도.
(e)는 본 발명에 따라 완성된 MABL의 활성영역 주변 상태를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 열산화막(SiO2)
3 : 폴리실리콘 또는 아몰퍼스 실리콘 필름
4 : 질화막(Si3N4) 5 : 필드산화막
6,10 : 활성영역 7 : 그레인(grain)
8 : 그레인 경계 9 : 다층 아몰퍼스 실리콘
본 발명은 국부 산화막(LOCOS; Local Oxidation of Silicon) 격리 제조방법에 관한 것으로서, 특히 다층 아몰퍼스 실리콘을 버퍼층으로 사용하는 국부 산화막 격리 제조방법에 관한 것이다.
종래의 폴리실리콘을 버퍼층으로 사용하는 PBL(Polysilicon Buffered LOCOS) 소자격리 기술은 소자의 크기가 스케일링 다운되면서 한계점이 있었다.
이와같이 단일층의 폴리실리콘(또는 아몰퍼스 실리콘)을 버퍼층을 사용하는 PBL 격리 제조공정을 제1도를 참조하여 설명하면 다음과 같다.
먼저, (a)공정은 실리콘 기판(1)위에 열산화막(SiO2)(2)을 형성한 후, 그 위에 활성 마스크를 사용하여 소정 패턴을 형성한 후 건식식각에 의해 단일층의 폴리실리콘층(또는 아몰퍼스 실리콘)(3), 질화막(sI3N4)(4)을 순차로 형성하는 공정이다.
(b) 공정은, 활성 마스크를 사용하여 상기 질화막(4)만 건식식각하고 상기 단일층의 폴리실리콘층(3)을 그대로 남긴 상태에서 필드산화막(5)을 성장하는 공정이다.
(c) 공정은, 상기 질화막(4)을 습식식각하고, (d)공정은 상기 단일층의 폴리실리콘층(3)을 건식식각하는 공정이다.
이와같은 공정으로 이루어진 종래의 제조공정은 제1도의 (d)공정에 도시된 바와 같이, 활성 영역(active region, 6)과 필드산화막(5)의 경계 영역이 심하게 변형된다.
그 이유는 상기 필드산화막(5)이 버퍼층의 그레인 경계에서 더 빨리 성장하기 때문이다.
이와같은 문제점을 해결하기 위해 종래기술에서는 아몰퍼스 실리콘층을 먼저 한층으로 형성하고, 그 위에 질소(N)가 3×1021cm-3로 도우핑된 아몰퍼스 실리콘층을 형성하며, 제1도에서와 같은 공정으로 필드산화막을 성장시켜 상기 언급된 문제점을 해결하려는 방법이 시도되었다.
그러나, 아몰퍼스 실리콘에 질소를 도우핑하는 장치와 공정단계가 필요하고, 또한 건식식할 때 식각비나 다른 물질과의 선택도 등의 문제가 되었다.
즉, 종래의 기술은 버퍼층으로 사용되는 국부산화막 형성시 그레인 경계에서 더 빨리 산화가 일어나기 때문에 필드산화막 영역과 활성 영역사이에 경계가 깨끗하지 않고, 또한 그레인 경계에 형성된 필드산화막이 활성영역을 침해하는 문제점이 있었다.
이러한 문제점은 아몰퍼스 실리콘을 버퍼층으로 사용해도 거의 동일하게 일어난다.
이에따라 본 발명은 서브미크론 CMOS 소자를 제작하는데 널리 사용되고 있는 PBL이 갖는 장점을 이용하면서 그 문제점을 개선한 것이다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 다층의 아몰퍼스 실리콘을 버퍼층으로 사용하여 그레인 경계의 상대적인 산화 증가 효과를 줄여 깨끗한 경계를 가진 활성영역을 형성하는 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리 제조방법을 제공하는데 그 목적이 있다.
상기 목적을달성하기 위한 본 발명의 특징은, 기판 위에 열산화막을 성장하고, 그 위에 그레인 경계의 상대적인 산화 증가를 줄여 깨끗한 경계를 가진 활성영역을 형성하기 위한 다층의 아몰퍼스 실리콘층과 그 위에 질화막을 소정 패턴으로 식각하여 형성하는 제1공정과, 상기 제1공정의 질화막 및 다층의 아몰퍼스 실리콘층을 식각에 의해 필드산화막을 형성하는 제2공정과, 상기 제2공정의 질화막 및 다층의 아몰퍼스 실리콘층을 식각에 의해 제거하는 제3공정으로 형성하여 산화시 아몰퍼스 실리콘이 재결정화될 때 가능한 작은 그레인이 층별로 랜덤하게 형성되도록 한 것이 특징이다.
이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조공정을 나타낸 단면도이다.
먼저, (A)공정은, 실리콘 기판(1)위에 열산화막(2)을 5nm에서 40nm 사이 두께로 성장하고, 그 위에 다층의 아몰퍼스 실리콘층(9)을 형성한다. 이때 형성되는 아몰퍼스 실리콘층의 수는 2 내지 5층 사이이고, 각 층의 두께는 10nm 내지 30nm 범위이다. 상기 다층의 아몰퍼스 실리콘층을 본 발명의 실시예에서는 3층으로 형성하면 다음과 같다.
즉, 상기 열산화막(2) 성장 직후 이를 저압 화학기상증착(LPCVD) 장치에 삽입한다.
그리고 500℃ 내지 580℃ 사이의 온도에서 첫번째 아몰퍼스 실리콘을 증착한 후 아몰퍼스 실리콘 성장을 위한 가스흐름을 중단시킨다.
그러면 상기 저압 화학기상증착장치 내부에서 자연 산화막 또는 10에서 60분 사이의 증착 중단에 의해 하나의 층이 아몰퍼스 층위에서 형성될 수 있는 조건이 형성된다.
다시 아몰퍼스 실리콘을 증착할 수 있는 공정조건으로 변화하여 얇은 아몰퍼스 실리콘층을 증착한다.
그러면 상기 증착한 층과는 굽졀되는 두 번째 아몰퍼스 실리콘층이 형성된다.
다시 세 번째 아몰퍼스 실리콘층(또는 그 이상의 층)을 형성할 때도 상술한 방법대로 계속해서 다층이 적층된 아몰퍼스 실리콘층을 형성할수 있다.
이는 전체 증착시간동안 몇 층의 아몰퍼스 실리콘층이 적층되고 그것이 최종 총 두께는 40nm 내지 100nm 사이이다.
이와같이 다층의 아몰퍼스 실리콘층을 형성한 후 그 위에 질화막을 형성하고, 그 두께는 50nm에서 200nm 범위이다.
그리고 나서, 활성 마스크를 사용하여 소정 패턴을 형성한 후 상기 질화막과 상기 다층의 아몰퍼스 실리콘층을 건식식각하여 다층의 아몰퍼스 실리콘층(9)과 그 위에 질화막(4)을 형성한다.
다른 경우로서, 상기 다층의 아몰퍼스 실리콘층을 2층으로 형성할 경우 아래층의 폴리실리콘을 윗층에 비해 상대적으로 두껍게(즉 30nm-50nm) 형성하고, 위층의 아몰퍼스 실리콘의 두께를 상대적으로 얇게(즉, 10nm-25nm) 형성할 수가 있다.
또 다른 경우로서, 상기 다층의 아몰퍼스 실리콘층을 2층으로 형성할 경우 아래층의 아몰퍼스 실리콘을 상대적으로 두껍게(30nm-50nm) 형성하고, 윗층의 아몰퍼스 실리콘의 두께를 상대적으로 작게(10nm-25nm) 형성할 수가 있다.
(B)공정은, 상기 다층의 아몰퍼스 실리콘층(9)과 질화막(4)을 증착한 후 사진식각공정을 이용하여 활성영역을 정의한 후, 상기 질화막과 다층의 아몰퍼스 실리콘층을 건식식각에 의해 식각하고, 필드산화막(5)을 형성한다.
이때, 상기 필드산화막(5)의 두께는 200nm에서 500nm 사이이다. 그리고 (C)공정에서는 상기 질화막(4)을 습식식각에 의해 제거한다.
(D) 공정에서는 상기 다층의 아몰퍼스 실리콘층(9)을 건식식각에 의해 제거한다.
이때, 상기 다층의 아몰퍼스 실리콘층(9)에는 종래의 폴리실리콘이나 단결정실리콘 식각조건을 그대로 이용할 수 있다.
이에따라 완료된 (D)공정에서와 같이 활성영역(10)의 가장자리가 상기 제1도의 활성영역(6)과는 대조적으로 깨끗하게 형성될 수 있다.
제3도는 상기 제1도와 제2도에 대해 보다 구체적으로 대비한 것을 나타낸다.
제3도의 (a)는 상기 제2도의 제조공정에 따라 완성된 사시도를 나타낸 것이다.
이를 보다 구체적으로 비교하기 위해 제3도의 종래의 단일 폴리실리콘층(3)과 본 발명의 다층 아몰퍼스 실리콘층(9)을 수평방향(X)의 Y방향으로 자른 면에서 본 단면들(B,C)을 참조하여 설명하면 다음과 같다.
이에 도시된 단면(B)에서와 같이, 하나의 아몰퍼스 실리콘으로 필드산화막을 형성했을 경우는 단면(C)에서와 같이 3층의 아몰퍼스 실리콘으로 필드산화막을 형성했을 경우 보다 상대적으로 큰 그레인(7)을 갖는다.
이와같은 그레인 크기의 차이는 제3도의 (d)에서와 같이, 필드산화막 영역(5)이 그레인 경계(8)를 따라서 상대적으로 더 많이 활성층으로 침투한 것을 알 수 있다.
또한 상기 제3도의 (d)에서는 필드 산화막의 침투 거리가 일정하게 표시되어 있지만 실제 상황에서는 무작위로 침투하여 경계가 깨끗하지 않게 된다.
아울러, 상기 제3도의 (c)에서와 같이 그레인(7) 크기가 제3도의 (b)의 경우 보다 상대적으로 더 작을 뿐만 아니라 각 층의 그레인 경계(8)가 서로 어긋나 있어 한 층의 그레인 경계를 통한 필드산화막 성장이 억제되어 경계(8)가 매우 깨끗하게 형성된다.
이상과 같은 본 발명은 그렌인 경계가 깨끗한 활성영역을 형성할 수가 있고, 또한 다층의 아몰퍼스 실리콘 증착이 저압화학기상증착 장치에 한 번 삽입하고, 용광로 내부에서 증착환경을 변화하여 이루어지므로 종래의 공정에 비해 추가되는 것이 없다.

Claims (5)

  1. 기판 위에 열산화막을 성장하고, 그 위에 그레인 경계의 상대적인 산화증가를 줄여 깨끗한 경계를 가진 활성영역을 형성하기 위한 다층의 아몰퍼스 실리콘층과 이 위에 질화막을 소정 패턴으로 식각하여 형성하는 제1공정과, 상기 제1공정의 질화막 및 다층의 아몰퍼스 실리콘층을 식각에 의해 필드산화막을 형성하는 제2공정과, 상기 제2공정의 질화막 및 다층의 아몰퍼스 실리콘층을 식각에 의해 제거하는 제3공정으로 형성하는 것을 특징으로 하는 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법.
  2. 제1항에 있어서, 상기 제1공정에서 다층의 아몰퍼스 실리콘층은 2 내지 5층으로 형성하는 것을 특징으로 하는 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법.
  3. 제1항에 있어서, 상기 제1공정에서 다층의 아몰퍼스 실리콘의 각 층 두께는 10nm 내지 60nm 사이로 형성하는 것을 특징으로 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법.
  4. 제1항에 있어서, 상기 제1공정의 활성영역은 상기 질화막과 다층의 아몰퍼스 실리콘층을 사진식각공정에 의해 정의하는 것을 특징으로 하는 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법.
  5. 제1항에 있어서, 상기 제1공정에서 다층의 아몰퍼스 실리콘층은 2층으로 형성할 경우 아래층의 아몰퍼스 실리콘의 두께는 두껍게 형성하고, 윗층의 아몰퍼스 실리콘의 두께는 상기 아래층의 아몰퍼스 실리콘의 두께보다 상대적으로 작게 형성하는 것을 특징으로 하는 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법.
KR1019960014850A 1996-05-07 1996-05-07 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법 KR0176102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960014850A KR0176102B1 (ko) 1996-05-07 1996-05-07 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014850A KR0176102B1 (ko) 1996-05-07 1996-05-07 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법

Publications (2)

Publication Number Publication Date
KR970077481A KR970077481A (ko) 1997-12-12
KR0176102B1 true KR0176102B1 (ko) 1999-04-15

Family

ID=19457930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014850A KR0176102B1 (ko) 1996-05-07 1996-05-07 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법

Country Status (1)

Country Link
KR (1) KR0176102B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318461B1 (ko) * 1998-10-13 2002-02-19 박종섭 반도체소자의분리방법

Also Published As

Publication number Publication date
KR970077481A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
JP2746225B2 (ja) 半導体装置及びその製造方法
JP2599550B2 (ja) 横型バイポーラ・トランジスタの製造方法
KR930001375A (ko) 반도체 장치 제조방법
JP4415457B2 (ja) 半導体装置の製造方法
JPS60234372A (ja) 半導体装置の製造方法
US6380606B1 (en) Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
KR0176102B1 (ko) 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법
JPH09219459A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH06326091A (ja) 半導体素子のフィールド酸化膜の形成方法
JPH10144784A (ja) 半導体装置及びその製造方法
US6365945B1 (en) Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch
JPS6185815A (ja) 多結晶シリコン膜の形成方法
KR100333390B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR0137572B1 (ko) 고주파 반도체 장치의 제조방법
KR100190194B1 (ko) 반도체 소자의 제조방법
JPH06296016A (ja) 半導体装置
JPH04151838A (ja) 半導体装置の製造方法
KR910020917A (ko) 부동 게이트 전계효과 트랜지스터 구조 및 그 제조 방법
KR20050071075A (ko) 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법
KR0167232B1 (ko) 반도체 매몰 접촉창 형성방법
KR0167239B1 (ko) 반도체 소자의 격리막 제조방법
JP3445929B2 (ja) 半導体装置の製造方法
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
KR970003426A (ko) 반도체 장치의 제조 방법
JPS6030150A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee