KR970053395A - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR970053395A
KR970053395A KR1019950050695A KR19950050695A KR970053395A KR 970053395 A KR970053395 A KR 970053395A KR 1019950050695 A KR1019950050695 A KR 1019950050695A KR 19950050695 A KR19950050695 A KR 19950050695A KR 970053395 A KR970053395 A KR 970053395A
Authority
KR
South Korea
Prior art keywords
film
sih
nitride film
oxide film
sion
Prior art date
Application number
KR1019950050695A
Other languages
English (en)
Other versions
KR100189992B1 (ko
Inventor
박찬식
조경환
이성한
이재경
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950050695A priority Critical patent/KR100189992B1/ko
Priority to TW085110935A priority patent/TW312835B/zh
Priority to JP29341296A priority patent/JP3950189B2/ja
Priority to US08/751,992 priority patent/US5814551A/en
Publication of KR970053395A publication Critical patent/KR970053395A/ko
Application granted granted Critical
Publication of KR100189992B1 publication Critical patent/KR100189992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

고집적화된 트랜지스터의 셀 영역 확보 및 향상된 소자 분리효과를 얻을 수 있는 반도체 장치의 소자분리 방법에 관해 개시한다. 본 발명은 LOCOS법 또는 SEPOX법에 의한 필드산화막 형성시 활성영역을 한정하는 질화막 패턴을 형성한 후 SION막을 형성한 다음 필드 산화막을 형성하기 위한 열산화공정을 수행한다.
본 발명에 의하면 SION막이 질화막 패턴위에 부수적으로 형성된 산화막 제거 공정시 보호막의 역할을 하여 필드산화막의 식각을 방지하는 역할을 하고, 버즈 비크의 발생원인이 되는 질화막의 들림을 방지하여 버즈비크를 감소시킴으로써 반도체 장치의 고집적화를 이룰 수 있다.

Description

반도체 장치의 소자 분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 종래의 LOCOS법에 의한 반도체 장치의 소자분리방법을 단계별로 나타내는 도면들이다,
제5도 내지 제9도는 종래의 SEPOX법에 의한 반도체 장치의 소자분리방법을 단계별로 나타내는 도면들이다,
제10도 내지 제13도는 본 발명의 LOCOS법에 의한 반도체 장치의 소자분리방법을 단계별로 나타내는 도면들이다.

Claims (10)

  1. 반도체 기판상에 패드산화막, 질화막을 순차적으로 형성하는 공정; 상기 질화막을 사진 식각공정으로 식각하여 소자형성영역 위에 질화막패턴을 형성하는 공정; 상기 질화막패턴 및 노출된 패드산화막 전면에 SION막을 형성하는 단계; 상기 결과물이 형성된 실리콘 기판을 열산화시켜 필드산화막을 형성하는 단계; 상기 SION막, 질화막패턴 및 패드산화막을 차례대로 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  2. 제1항에 있어서, 상기 SION 막은 실란(SiH4) 또는 다이클로로실란(SiH2Cl2)중에서 선택된 어느 하나의 가스와 NH4 +및 N2O2+의 혼합가스를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  3. 제1항에 있어서, 혼합가스의 혼합비율은 SiH2Cl2또는 SiH4;NH4 +는 1:5 내지 1:15이고 SiH2Cl2또는 SiH4;N2O2+는 1:5 내지 1:15임을 특징으로 하는 반도체 장치의 소자분리방법.
  4. 제1항에 있어서, 상기 SION 막은 30 내지 15Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  5. 제1항에 있어서, 상기 열산화공정은 950 내지 1100℃에서 수행되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  6. 반도체 기판상에 패드산화막, 폴리실리콘막 및 질화막을 순차적으로 형성하는 공정; 상기 질화막을 사진식각공정으로 식각하여 소자형성영역 위에 질화막패턴을 형성하는 공정; 상기 질화막패턴 및 노출된 폴리실리콘막위에 SION막을 형성하는 단계; 상기 결과물을 열산화시켜 필드산화막을 형성하는 단계; 및 상기 SION막, 질화막, 폴리실리콘막 및 패드산화막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  7. 제6항에 있어서, 상기 SION막은 실란(SiH4) 또는 다이클로로실란(SiH2Cl2)중에서 선택된 어느 하나의 가스와 NH4 +및 N2O2+의 혼합가스를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  8. 제6항에 있어서, 혼합가스의 혼합비율은 SiH2Cl2또는 SiH4;NH4 +는 1:5 내지 1:15이고 SiH2Cl2또는 SiH4;N2O2+는 1:5 내지 1:15임을 특징으로 하는 반도체 장치의 소자분리방법.
  9. 제6항에 있어서, 상기 SION 막은 30 내지 15Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
  10. 제6항에 있어서, 상기 열산화공정은 950 내지 1100℃에서 수행되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050695A 1995-12-15 1995-12-15 반도체 장치의 소자 분리 방법 KR100189992B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950050695A KR100189992B1 (ko) 1995-12-15 1995-12-15 반도체 장치의 소자 분리 방법
TW085110935A TW312835B (ko) 1995-12-15 1996-09-06
JP29341296A JP3950189B2 (ja) 1995-12-15 1996-10-15 素子分離方法
US08/751,992 US5814551A (en) 1995-12-15 1996-11-19 Methods for forming integrated circuit isolation layers using oxygen diffusing layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050695A KR100189992B1 (ko) 1995-12-15 1995-12-15 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR970053395A true KR970053395A (ko) 1997-07-31
KR100189992B1 KR100189992B1 (ko) 1999-06-01

Family

ID=19440595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050695A KR100189992B1 (ko) 1995-12-15 1995-12-15 반도체 장치의 소자 분리 방법

Country Status (4)

Country Link
US (1) US5814551A (ko)
JP (1) JP3950189B2 (ko)
KR (1) KR100189992B1 (ko)
TW (1) TW312835B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972746A (en) * 1996-10-08 1999-10-26 Mosel Vitelic, Inc. Method for manufacturing semiconductor devices using double-charged implantation
KR100232898B1 (ko) * 1997-05-07 1999-12-01 김영환 반도체소자의 소자분리절연막 형성방법
US5989957A (en) * 1997-05-21 1999-11-23 Advanced Micro Devices Process for fabricating semiconductor memory device with high data retention including silicon oxynitride etch stop layer formed at high temperature with low hydrogen ion concentration
US5998277A (en) * 1998-03-13 1999-12-07 Texas Instruments - Acer Incorporated Method to form global planarized shallow trench isolation
US6117733A (en) * 1998-05-27 2000-09-12 Taiwan Semiconductor Manufacturing Company Poly tip formation and self-align source process for split-gate flash cell
US6239003B1 (en) * 1998-06-16 2001-05-29 Texas Instruments Incorporated Method of simultaneous fabrication of isolation and gate regions in a semiconductor device
US6096613A (en) * 1998-06-26 2000-08-01 Acer Semiconductor Manufacturing Inc. Method for poly-buffered locos without pitting formation
US5879992A (en) * 1998-07-15 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating step poly to improve program speed in split gate flash
US6121088A (en) * 1998-09-17 2000-09-19 Taiwan Semiconductor Manufacturing Company Method of manufacture of undoped polysilicon as the floating-gate of a split-gate flash cell
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
JP2005332996A (ja) * 2004-05-20 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
KR100855960B1 (ko) * 2005-09-20 2008-09-02 삼성전자주식회사 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법
TWI424803B (zh) 2008-06-11 2014-01-21 System General Corp 端蓋板及具有該端蓋板之馬達轉子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002188B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 반도체 장치의 소자분리 방법
JPH06216120A (ja) * 1992-12-03 1994-08-05 Motorola Inc 集積回路の電気的分離構造の形成方法
JPH0897202A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100189992B1 (ko) 1999-06-01
JP3950189B2 (ja) 2007-07-25
TW312835B (ko) 1997-08-11
US5814551A (en) 1998-09-29
JPH09181070A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
KR970053395A (ko) 반도체 장치의 소자 분리 방법
KR920005271A (ko) 반도체장치의 제조방법
KR950021138A (ko) 반도체 장치의 제조 방법
US5002898A (en) Integrated-circuit device isolation
US6365490B1 (en) Process to improve the flow of oxide during field oxidation by fluorine doping
KR970077480A (ko) 소자 격리 산화막 제조 방법
KR970053484A (ko) 반도체 소자의 아이솔레이션 방법
KR960026588A (ko) 반도체소자의 소자분리 방법
KR980006081A (ko) 반도체 소자분리막 형성방법
KR950021391A (ko) 반도체 소자의 필드산화막 형성방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
KR970018217A (ko) 반도체소자 제조방법
JPH07326610A (ja) 半導体装置の素子分離領域の形成方法
KR970052791A (ko) 반도체 소자의 필드 산화막 형성 방법
KR950010015A (ko) 반도체 소자의 필드산화막 형성방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR970003819A (ko) 반도체 제조 방법
KR970018373A (ko) 반도체 장치의 소자 분리방법
KR970053424A (ko) 반도체소자의 소자분리막 형성방법
KR940016589A (ko) 필드산화막 제조방법
KR980006068A (ko) 반도체 장치의 아이솔레이션 방법
KR960026581A (ko) 반도체 소자의 필드산화막 형성방법
KR960032676A (ko) 반도체소자의 소자분리 산화막 제조방법
KR960030367A (ko) 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee