KR970077480A - 소자 격리 산화막 제조 방법 - Google Patents

소자 격리 산화막 제조 방법 Download PDF

Info

Publication number
KR970077480A
KR970077480A KR1019960014402A KR19960014402A KR970077480A KR 970077480 A KR970077480 A KR 970077480A KR 1019960014402 A KR1019960014402 A KR 1019960014402A KR 19960014402 A KR19960014402 A KR 19960014402A KR 970077480 A KR970077480 A KR 970077480A
Authority
KR
South Korea
Prior art keywords
angstroms
oxide film
polysilicon layer
thickness
nitride
Prior art date
Application number
KR1019960014402A
Other languages
English (en)
Other versions
KR100204796B1 (ko
Inventor
이상돈
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019960014402A priority Critical patent/KR100204796B1/ko
Priority to JP03957397A priority patent/JP3171810B2/ja
Priority to US08/812,137 priority patent/US5891789A/en
Publication of KR970077480A publication Critical patent/KR970077480A/ko
Application granted granted Critical
Publication of KR100204796B1 publication Critical patent/KR100204796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 LOCOS 마스크를 사용하여 필드영역과 활성영역(Active Region)의 모양을 만든후, 질화공정(thermal nitridation process)을 사용하여 액티브 영역의 측면에 질화막을 간단히 형성하는 격리 산화막 제조공정이다. 본 발명은 기판 위에 패드 산화막을 성장하고, 패드산화막위에 질화막을 형성하고, 질화막 위에 폴리실리콘층을 차례로 형성하고 로코스 마스크를 이용한 사진 식각 공정으로 액티브 패턴을 형성하고, 필드영역의 기판 표면을 노출시키는 단계; 노출된 필드영역의 기판 표면에 얇은 산화막을 형성시키는 단계; 질화공정을 실시하여 액티브 패턴 측면에 노출된 폴리실리콘층을 질화시켜 질화막 사이드월을 형성하는 단계; 필드 산화 공정 단계를 포함하여 이루어진다.

Description

소자 격리 산화막 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a,b,c,d)는 본 발명의 일 실시예를 설명하기 위한 일부 단면도.

Claims (12)

  1. 반도체 소자를 격리하기 위한 산화막 제조 방법에 있어서, (1) 기판 위에 패드 산화막을 성장하고, 그 위에 얇은 제1질화막, 폴리실리콘층, 제2질화막을 차례로 형성하는 단계; (2) 로코스 마스크를 이용하여 제2질화막, 폴리실리콘층, 제1질화막, 및 패드 산화막의 일부분을 차례로 건식각하여 필드영역의 기판 표면을 노출시키고 활성영역 패턴을 형성하는 단계; (3) 노출된 필드영역의 기판 표면에 산화막을 성장시키는 단계; (4) 질화공정을 실시하여 액티브 패턴 측면에 노출된 폴리실리콘층을 질화시켜 질화막 사이드월을 형성하는 단계; (5) 필드 산화 공정을 실시하여 필드 산화막을 형성하는 단계를 포함하여 이루어지는 소자 격리 산화막 제조방법.
  2. 제1항에 있어서, 상기 제(4)단계에서 질화공정은 섭씨 900내지 1300도 정도의 암모니아NH4가스 분위기 하에서 액티브 패턴 측면에 노출된 폴리실리콘층을 질화시키는 것이 특정이 소자 격리 산화막 제조 방법.
  3. 제1항에 있어서, 상기 제(1)단계에서 패드 산화막은 두께 약 50옹그스트롬 내지 1000옹그스트롬, 제1질화막은 두께 약100옹그스트롬 내지 1000옹그스트롬, 폴리실리콘층은 두께 약100옹그스트롬 내지 5000옹그스트롬, 제2질화막은 두께 약 100옹그스트롬 내지 2000옹그스트롬 정도로 형성하는 것이 특징인 소자 격리 산화막 제조 방법.
  4. 제1항에 있어서, 상기 제(3)단계에서 필드영역에 형성하는 산호막은 두께가 약50옹그스트롬 내지 1000옹그스트롬 정도로 형성시키는 것이 특징인 소자 격리 산호막 제조 방법.
  5. 제2항에 있어서, 질화공정으로 형성하는 질화막은 롤리실리콘층에 두께 약50옹그스트롬 내지 500옹그스트롬 정도로 형성시키는 것이 특징인 소자 격리 산화막 제조방법.
  6. 제1항에 있어서, 상기 제(2)단계에서 필드영역의 기판을 깊이0-1000옹그스트롬 정도 식각하는 것이 특징인 소자 격리 산화막 제조 방법.
  7. 반도체 소자를 격리하기 위한 산화막 제조 방법에 잇어서, (1)기판 위에 패드 산화막을 성장하고, 패드산화막위에 질화막을 형성하고, 질화막 위에 폴리실리콘층을 차례로 형성하는 단계; (2) 로코스 마스크를 이용한 사진 식각 공정으로 상기 폴리실리콘층, 질화막, 및 패드 산화막을 차례로 건식각하여 액티브 패턴을 형성하고, 필드영역의 기판 표면을 노출시키는 단계; (3) 노출된 필드영역의 기판 표면에 얇은 산화막을 형성시키는 단계; (4) 질화공정을 실시하여 액티브 패턴 측면에 노출된 폴리실리콘층을 질화시켜 질화막 사이드월을 형성하는 단계; (5) 필드 산화 공정을 실시하여 필드 산화막을 형성하는 단계를 포함하여 이루어지는 소자 격리 산화막 제조 방법.
  8. 제7항에 있어서, 상기 제 (4)단계에서 질화공정은 섭씨 900도 내지 1300도 정도의 암모니아 NH3가스 분위기 하에서 액티브 패턴 측면에 노출된 폴리실리콘층을 질화시키는 것이 특징인 소자 격리 산화막 제조 방법.
  9. 제8항에 있어서, 질화공정으로 형성하는 질화막은 폴리실리콘층에 두께 약 50옹그스트롬 내지 500옹그스트롬 정도로 형성시키는 것이 특징인 소자 격리 산호막 제조 방법.
  10. 제7항에 있어서, 상기 제(1)단계에서 패드 산화막은 두께 약 50 내지 1000옹그스트롬, 질화막은 두께 약 100 내지 1000옹그스트로롬, 폴리실리콘층은 두께 약100 내지 5000옹그스트롬 정도로 형성하는 것이 특징인 소자 격리 산화막 제조 방법.
  11. 제7항에 있어서, 상기 제(3)단계에서 필드영역에 형성하는 산화막은 두께가 약 50옹그스트롬 내지 1000옹그스트롬 정도로 형성시키는 것이 특징인 소자 격리 산화막 제조 방법.
  12. 제7항에 있어서, 상기 제(2)단계에서 필드영역의 기판을 깊이 0옹그스트롬 내지 1000옹그스트롬 정도 식각하는 것이 특징인 소자 격리 산화막 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960014402A 1996-05-03 1996-05-03 소자 격리 산화막 제조 방법 KR100204796B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960014402A KR100204796B1 (ko) 1996-05-03 1996-05-03 소자 격리 산화막 제조 방법
JP03957397A JP3171810B2 (ja) 1996-05-03 1997-02-24 素子分離酸化膜の製造方法
US08/812,137 US5891789A (en) 1996-05-03 1997-03-05 Method for fabricating isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014402A KR100204796B1 (ko) 1996-05-03 1996-05-03 소자 격리 산화막 제조 방법

Publications (2)

Publication Number Publication Date
KR970077480A true KR970077480A (ko) 1997-12-12
KR100204796B1 KR100204796B1 (ko) 1999-06-15

Family

ID=19457638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014402A KR100204796B1 (ko) 1996-05-03 1996-05-03 소자 격리 산화막 제조 방법

Country Status (3)

Country Link
US (1) US5891789A (ko)
JP (1) JP3171810B2 (ko)
KR (1) KR100204796B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216266B1 (ko) * 1996-12-26 1999-08-16 구본준 반도체 장치의 제조방법
KR100232898B1 (ko) * 1997-05-07 1999-12-01 김영환 반도체소자의 소자분리절연막 형성방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
US6060403A (en) * 1997-09-17 2000-05-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US6306726B1 (en) 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
US20120276707A1 (en) * 2011-04-28 2012-11-01 Nanya Technology Corporation Method for forming trench isolation
US8940615B2 (en) * 2012-09-09 2015-01-27 United Microelectronics Corp. Method of forming isolation structure
CN113838797B (zh) * 2021-11-26 2022-03-04 广州粤芯半导体技术有限公司 局部氧化物层的制备方法、半导体器件的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187950A (ja) * 1988-01-22 1989-07-27 Fujitsu Ltd 半導体装置の製造方法
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide

Also Published As

Publication number Publication date
JPH09326391A (ja) 1997-12-16
US5891789A (en) 1999-04-06
JP3171810B2 (ja) 2001-06-04
KR100204796B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR970077480A (ko) 소자 격리 산화막 제조 방법
KR940003070A (ko) 반도체소자의 단위소자간 격리방법
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR970053395A (ko) 반도체 장치의 소자 분리 방법
US5747357A (en) Modified poly-buffered isolation
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR960010461B1 (ko) 반도체 소자의 필드산화막 형성방법
KR980006066A (ko) 반도체 장치의 소자 분리막 형성방법
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
TW436980B (en) Method of local oxidation
KR980009028A (ko) 반도체장치의 소자분리 방법
KR950021362A (ko) 반도체 소자 격리방법
KR970077483A (ko) 반도체 장치의 소자 분리 방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR19980026851A (ko) 세폭스 소자분리 방법
KR970077499A (ko) 세폭스(sepox) 소자 분리 방법
KR980006040A (ko) 반도체 소자의 소자분리막 형성 방법
KR970077497A (ko) 반도체장치의 소자분리막 형성방법
KR970053441A (ko) 반도체장치의 소자 격리 영역 형성방법
KR970053392A (ko) 반도체소자의 소자분리막 제조방법
KR970018373A (ko) 반도체 장치의 소자 분리방법
KR960026608A (ko) 반도체 소자의 필드산화막 형성방법
KR970008483A (ko) 반도체장치 제조방법
KR970053423A (ko) 반도체 소자의 소자 분리 절연막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee