KR970053441A - 반도체장치의 소자 격리 영역 형성방법 - Google Patents

Abstract

기판내에 트렌치를 형성하고, 트렌치내에 질화막을 도포하고 이를 식각하여 스페이서를 형성한 다음, 상기 스페이서를 마스크로하여 일차적인 산화 공정을 실시하여 기판내에 산화층을 성장시키고, 이어서 폴리 실리콘 막을 도포한 후 이차로 산화 공정을 실시하여 상기 산화층상에 산화층을 성장시켜 소자 격리 영역을 완성하며, 소자 격리 영역이 점유하는 면적을 줄이고, 공정을 단순화하여 향후, 고집적 반도체의 품질을 높히고, 반도체 제조 공정의 안정화를 기할 수 있다.

Description

반도체장치의 소자 격리 영역 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2E도는 본 발명의 실시예에 따른 소자 격리 영역의 공정도.

Claims (7)

1. 실리콘 기판(21)상에 제1산화막(22), 질화막(23), 제2산화막(24)을 차례로 형성하는 공정과, 상기 제1산화막(22), 질화막(23), 제2산화막(24)을 통하여 기판(21)의 일부까지 식각하여 트렌치(25)를 형성하는 공정과, 상기 트렌치(25)의 측벽에 제3산화막(26)을 형성하는 공정과, 상기 트렌치(25)의 측벽에 질화막 스페이서(27)를 형성하는 공정과, 상기 스페이서(27)를 마스크로 하여 기판(21)상에 필드 산화막(28-1)을 성장시키는 공정과, 상기 스페이스(27)를 습식 식각하는 공정과, 트렌치(25)를 포함하는 기판(21)상에 폴리 실리콘막(29)을 균일하게 형성하는 공정과, 상기 폴리 실리콘막(29)을 산화시켜서 트렌치(25)를 메우는 소자 격리용 산화막(28-2)을 형성하는 공정과, 트렌치를 제외한 부분의 소자 격리용 산화막(28-2)을 식각하는 공정과, 상기의 질화막(23)과 그 하부의 제1산화막(22)을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
2. 제1항에 있어서, 실리콘 기판(21)상의 제1 및 제2산화막(22)(24)의 두께는 50~300Å인 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
3. 제1항에 있어서, 상기 트렌치(25)의 식각시 500~5000Å의 두께로 식각하는 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
4. 제1항에 있어서, 상기 스페이서(27)용 질화막의 두께는 500~1000Å인 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
5. 제1항에 있어서, 상기 필드 산화막(28-1)의 두께는 500~5000Å인 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
6. 제1항에 있어서, 상기 폴리 실리콘막(29)의 두께는 500~1000Å인 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.
7. 제1항에 있어서, 상기 소자 격리용 산화막(28-2)의 식각시 질화막(23)을 마스크로 하여 식각하는 것을 특징으로 하는 반도체 장치의 소자 격리 영역 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.