JPH05251435A - 半導体装置の素子分離用酸化膜の形成方法 - Google Patents
半導体装置の素子分離用酸化膜の形成方法Info
- Publication number
- JPH05251435A JPH05251435A JP4671292A JP4671292A JPH05251435A JP H05251435 A JPH05251435 A JP H05251435A JP 4671292 A JP4671292 A JP 4671292A JP 4671292 A JP4671292 A JP 4671292A JP H05251435 A JPH05251435 A JP H05251435A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- trench
- silicon
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 狭い幅でも十分な厚みにすることができ、広
い幅でも容易に形成できる素子分離用酸化膜の形成方法
を提供する。 【構成】 シリコン基板の素子分離用酸化膜を形成する
領域に、トレンチを形成し、エピタキシャル法によっ
て、シリコンを成長させてトレンチ内に埋設し、これを
酸化して素子分離用酸化膜に変換する。
い幅でも容易に形成できる素子分離用酸化膜の形成方法
を提供する。 【構成】 シリコン基板の素子分離用酸化膜を形成する
領域に、トレンチを形成し、エピタキシャル法によっ
て、シリコンを成長させてトレンチ内に埋設し、これを
酸化して素子分離用酸化膜に変換する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の素子分
離用酸化膜の形成方法に関する。ことに、高密度集積回
路の形成に適用しうる半導体装置の素子分離用酸化膜の
形成方法に関する。
離用酸化膜の形成方法に関する。ことに、高密度集積回
路の形成に適用しうる半導体装置の素子分離用酸化膜の
形成方法に関する。
【０００２】
【従来の技術】従来、同じ半導体基板上に形成される集
積回路の素子分離用酸化膜の形成方法は、例えば図４
（ａ）に示すようにＬＯＣＯＳ（Local Oxidation Isol
atin）法、又は例えば図４（ｂ）に示すようにトレンチ
にＣＶＤの酸化物を埋設する方法が知られている。ただ
し、１，４は半導体基板、２，５は素子、３はＬＯＣＯ
Ｓ法の素子分離用酸化膜、６はトレンチに酸化物を埋設
する方法の素子分離用酸化膜を示す。
積回路の素子分離用酸化膜の形成方法は、例えば図４
（ａ）に示すようにＬＯＣＯＳ（Local Oxidation Isol
atin）法、又は例えば図４（ｂ）に示すようにトレンチ
にＣＶＤの酸化物を埋設する方法が知られている。ただ
し、１，４は半導体基板、２，５は素子、３はＬＯＣＯ
Ｓ法の素子分離用酸化膜、６はトレンチに酸化物を埋設
する方法の素子分離用酸化膜を示す。
【０００３】
【発明が解決しようとする課題】しかしながら、高密度
集積回路においてＬＯＣＯＳ法の素子分離用酸化膜は
ｉ）素子の活性領域の中に大きく侵入したり、ii）非常
に狭い素子分離幅に十分な厚みの酸化膜を形成するのが
困難という問題がある。一方トレンチにＣＶＤの酸化物
を埋設する方法は、素子分離用酸化膜が素子の活性領域
の中に侵入するのを軽減できるが、広幅のトレンチに対
しては酸化物を埋設するのが困難であり、また工程が複
雑という問題がある。
集積回路においてＬＯＣＯＳ法の素子分離用酸化膜は
ｉ）素子の活性領域の中に大きく侵入したり、ii）非常
に狭い素子分離幅に十分な厚みの酸化膜を形成するのが
困難という問題がある。一方トレンチにＣＶＤの酸化物
を埋設する方法は、素子分離用酸化膜が素子の活性領域
の中に侵入するのを軽減できるが、広幅のトレンチに対
しては酸化物を埋設するのが困難であり、また工程が複
雑という問題がある。
【０００４】この発明は、上記問題を解決するためにな
されたものであって、狭い幅でも十分な厚みにすること
ができ、広い幅でも容易に形成できる半導体装置の素子
分離用酸化膜の形成方法を提供しようとするものであ
る。
されたものであって、狭い幅でも十分な厚みにすること
ができ、広い幅でも容易に形成できる半導体装置の素子
分離用酸化膜の形成方法を提供しようとするものであ
る。
【０００５】
【課題を解決するための手段】この発明によれば、ａ）
シリコン基板上に、第１シリコン酸化膜、第１シリコン
窒化膜及び第２シリコン酸化膜を順に積層し、この所定
領域をシリコン基板内に入るエッチングを行ってトレン
チを形成する工程と、ｂ）トレンチを通してシリコン基
板内に不純物のドーピングを行い拡散層を形成する工程
と、ｃ）トレンチ内に、第３シリコン酸化膜を形成し、
この上を含む領域上にシリコン窒化膜を形成した後、第
２シリコン酸化膜上及びトレンチ底部に存在する第２シ
リコン窒化膜、第２シリコン酸化膜並びにトレンチ底部
における第３シリコン酸化膜をそれぞれ除去する工程
と、ｄ）トレンチ内にエピタキシャル法によってシリコ
ンを埋設し、これを酸化して素子分離用酸化膜に変換す
る工程と、ｅ）最後にトレンチ外に残存する、第１シリ
コン窒化膜、第１シリコン酸化膜及び第２シリコン窒化
膜を除去する工程とからなる半導体装置の素子分離用酸
化膜の形成方法が提供される。
シリコン基板上に、第１シリコン酸化膜、第１シリコン
窒化膜及び第２シリコン酸化膜を順に積層し、この所定
領域をシリコン基板内に入るエッチングを行ってトレン
チを形成する工程と、ｂ）トレンチを通してシリコン基
板内に不純物のドーピングを行い拡散層を形成する工程
と、ｃ）トレンチ内に、第３シリコン酸化膜を形成し、
この上を含む領域上にシリコン窒化膜を形成した後、第
２シリコン酸化膜上及びトレンチ底部に存在する第２シ
リコン窒化膜、第２シリコン酸化膜並びにトレンチ底部
における第３シリコン酸化膜をそれぞれ除去する工程
と、ｄ）トレンチ内にエピタキシャル法によってシリコ
ンを埋設し、これを酸化して素子分離用酸化膜に変換す
る工程と、ｅ）最後にトレンチ外に残存する、第１シリ
コン窒化膜、第１シリコン酸化膜及び第２シリコン窒化
膜を除去する工程とからなる半導体装置の素子分離用酸
化膜の形成方法が提供される。
【０００６】この発明においては、ａ）シリコン基板上
に、第１シリコン酸化膜、第１シリコン窒化膜及び第２
シリコン酸化膜を順に積層し、この所定領域をシリコン
基板内に入るエッチングを行ってトレンチを形成する。
上記第１シリコン酸化膜は、第１シリコン窒化膜を除去
する工程でシリコン基板を保護するためのものであっ
て、例えば熱酸化法等によって形成される。この膜厚
は、通常１０〜３０ｎｍである。
に、第１シリコン酸化膜、第１シリコン窒化膜及び第２
シリコン酸化膜を順に積層し、この所定領域をシリコン
基板内に入るエッチングを行ってトレンチを形成する。
上記第１シリコン酸化膜は、第１シリコン窒化膜を除去
する工程でシリコン基板を保護するためのものであっ
て、例えば熱酸化法等によって形成される。この膜厚
は、通常１０〜３０ｎｍである。
【０００７】上記第１シリコン窒化膜は、トレンチに埋
設されるシリコンを酸化する工程でトレンチ外のシリコ
ン基板の酸化を防止するためのものであって、例えばＣ
ＶＤ法等によって形成される。この膜厚は、通常５０〜
１００ｎｍである。上記第２シリコン酸化膜は、トレン
チエッチング工程で、非トレンチ領域を保護するための
ものであって、例えばＣＶＤ法等によって形成される。
この膜厚は、通常１００〜３００ｎｍである。
設されるシリコンを酸化する工程でトレンチ外のシリコ
ン基板の酸化を防止するためのものであって、例えばＣ
ＶＤ法等によって形成される。この膜厚は、通常５０〜
１００ｎｍである。上記第２シリコン酸化膜は、トレン
チエッチング工程で、非トレンチ領域を保護するための
ものであって、例えばＣＶＤ法等によって形成される。
この膜厚は、通常１００〜３００ｎｍである。
【０００８】上記トレンチは、この中に素子分離用酸化
膜を形成するためのものであって、フォトリソグラフィ
法によって所定領域に第１シリコン酸化膜、第１シリコ
ン窒化膜及び第２シリコン酸化膜を貫通し、シリコン基
板内に入るエッチングを行って形成される。所定領域
は、素子分離用酸化膜を形成する領域である。このトレ
ンチの外形は、通常幅が０．５〜５０μｍ、深さが０．
３〜１．０μｍである。
膜を形成するためのものであって、フォトリソグラフィ
法によって所定領域に第１シリコン酸化膜、第１シリコ
ン窒化膜及び第２シリコン酸化膜を貫通し、シリコン基
板内に入るエッチングを行って形成される。所定領域
は、素子分離用酸化膜を形成する領域である。このトレ
ンチの外形は、通常幅が０．５〜５０μｍ、深さが０．
３〜１．０μｍである。
【０００９】この発明においては、ｂ）トレンチを通し
てシリコン基板内に不純物のドーピングを行い拡散層を
形成する。上記拡散層は、素子分離用酸化膜の絶縁破壊
を防止するためのものであって、素子分離用酸化膜の下
に隣接して配置されるようにトレンチを通してシリコン
基板内にドーピングされる。ドーピングは、原料シリコ
ン基板の導電型と同じ導電型となる不純物を高濃度に拡
散して行われる。
てシリコン基板内に不純物のドーピングを行い拡散層を
形成する。上記拡散層は、素子分離用酸化膜の絶縁破壊
を防止するためのものであって、素子分離用酸化膜の下
に隣接して配置されるようにトレンチを通してシリコン
基板内にドーピングされる。ドーピングは、原料シリコ
ン基板の導電型と同じ導電型となる不純物を高濃度に拡
散して行われる。
【００１０】この発明においては、ｃ）トレンチ内に、
第３シリコン酸化膜を形成し、この上を含む領域上に第
２シリコン窒化膜を形成した後、第２シリコン酸化膜上
及びトレンチ底部に存在する第２シリコン窒化膜、第２
シリコン酸化膜並びにトレンチ底部における第３シリコ
ン酸化膜をそれぞれ除去する。上記第３シリコン酸化膜
は、第２シリコン窒化膜を除去する工程でシリコン基板
を保護するためのものであって、第１シリコン酸化膜と
同様にして形成することができる。
第３シリコン酸化膜を形成し、この上を含む領域上に第
２シリコン窒化膜を形成した後、第２シリコン酸化膜上
及びトレンチ底部に存在する第２シリコン窒化膜、第２
シリコン酸化膜並びにトレンチ底部における第３シリコ
ン酸化膜をそれぞれ除去する。上記第３シリコン酸化膜
は、第２シリコン窒化膜を除去する工程でシリコン基板
を保護するためのものであって、第１シリコン酸化膜と
同様にして形成することができる。
【００１１】上記第２シリコン窒化膜は、トレンチに埋
設されるシリコンを酸化する工程でトレンチ周辺のシリ
コン基板の酸化を防止するためのものであって、例えば
ＣＶＤ法等によって形成することができる。この膜厚
は、通常３０〜１００ｎｍである。トレンチ底部の領域
は、第２シリコン窒化膜と第３シリコン酸化膜を除去し
てシリコン基板が露出される。
設されるシリコンを酸化する工程でトレンチ周辺のシリ
コン基板の酸化を防止するためのものであって、例えば
ＣＶＤ法等によって形成することができる。この膜厚
は、通常３０〜１００ｎｍである。トレンチ底部の領域
は、第２シリコン窒化膜と第３シリコン酸化膜を除去し
てシリコン基板が露出される。
【００１２】この発明においては、ｄ）トレンチ内にエ
ピタキシャル法によって、シリコンを埋設し、これを酸
化して素子分離用酸化膜に変換する。上記シリコンは、
素子分離用酸化膜を形成するためのものであって、トレ
ンチ底部の露出したシリコン基板から成長させるエピタ
キシャル法（エピタキシャル選択成長法）によってトレ
ンチ内におよそトレンチの深さに等しい厚さになるまで
積層される。この層の特性は、エピタキシャル選択成長
法の条件に依存する。単結晶シリコンは、通常８００〜
９５０℃の堆積温度で形成される。多結晶シリコンは、
通常６００〜８００℃の堆積温度で形成される。 上記
酸化は、このシリコンを素子分離用酸化膜に変換するた
めのものであって、酸化性ガス雰囲気中、通常９５０〜
１０５０℃で行なわれる。酸化性ガスは、例えば酸素と
水蒸気の混合物等がよい。
ピタキシャル法によって、シリコンを埋設し、これを酸
化して素子分離用酸化膜に変換する。上記シリコンは、
素子分離用酸化膜を形成するためのものであって、トレ
ンチ底部の露出したシリコン基板から成長させるエピタ
キシャル法（エピタキシャル選択成長法）によってトレ
ンチ内におよそトレンチの深さに等しい厚さになるまで
積層される。この層の特性は、エピタキシャル選択成長
法の条件に依存する。単結晶シリコンは、通常８００〜
９５０℃の堆積温度で形成される。多結晶シリコンは、
通常６００〜８００℃の堆積温度で形成される。 上記
酸化は、このシリコンを素子分離用酸化膜に変換するた
めのものであって、酸化性ガス雰囲気中、通常９５０〜
１０５０℃で行なわれる。酸化性ガスは、例えば酸素と
水蒸気の混合物等がよい。
【００１３】この発明においては、ｅ）最後にトレンチ
外に存在する、第１シリコン窒化膜、第１シリコン酸化
膜及び第２シリコン窒化膜を除去して、半導体装置の素
子分離用酸化膜を完成する。
外に存在する、第１シリコン窒化膜、第１シリコン酸化
膜及び第２シリコン窒化膜を除去して、半導体装置の素
子分離用酸化膜を完成する。
【００１４】
【作用】シリコンが、エピタキシャル法によって堆積さ
れトレンチ内に満たされ、このシリコン表面が、酸化に
よって素子分離用酸化膜に変換される。
れトレンチ内に満たされ、このシリコン表面が、酸化に
よって素子分離用酸化膜に変換される。
【００１５】
【実施例】この発明の実施例を図面を用いて説明する。
まず、図２（ａ）に示すようにシリコン基板１の上に熱
酸化法によって膜厚約２０ｎｍのＳｉＯ2 膜２を形成
し、この上にＣＶＤ法によって、膜厚約１００ｎｍのＳ
ｉＮ膜３及び膜厚約１００ｎｍのＳｉＯ2 膜４を順に積
層し、フォトレジストマスク５を用いるフォトエッチン
グ法によって所定パターンにする。次に、このフォトレ
ジストマスク５を再び用いてシリコン基板１に異方性Ｒ
ＩＥ法によるエッチングを行いトレンチ６及び７を形成
する。
まず、図２（ａ）に示すようにシリコン基板１の上に熱
酸化法によって膜厚約２０ｎｍのＳｉＯ2 膜２を形成
し、この上にＣＶＤ法によって、膜厚約１００ｎｍのＳ
ｉＮ膜３及び膜厚約１００ｎｍのＳｉＯ2 膜４を順に積
層し、フォトレジストマスク５を用いるフォトエッチン
グ法によって所定パターンにする。次に、このフォトレ
ジストマスク５を再び用いてシリコン基板１に異方性Ｒ
ＩＥ法によるエッチングを行いトレンチ６及び７を形成
する。
【００１６】次に上方からトレンチの底を通してシリコ
ン基板中に不純物イオン８の注入を行いこの構造の素子
分離耐圧を上げる。次に図２（ｂ）に示すように、フォ
トレジストマスク５を除去し熱酸化法によって膜厚約２
０ｎｍのＳｉＯ2 膜９を形成する。この後、膜厚約１０
０ｎｍのＳｉＮ膜を積層し、異方性ＲＩＥ法によってＳ
ｉＮ膜とＳｉＯ2 膜とのトレンチの底の領域を除去して
トレンチ側壁スペーサ１０を形成する。
ン基板中に不純物イオン８の注入を行いこの構造の素子
分離耐圧を上げる。次に図２（ｂ）に示すように、フォ
トレジストマスク５を除去し熱酸化法によって膜厚約２
０ｎｍのＳｉＯ2 膜９を形成する。この後、膜厚約１０
０ｎｍのＳｉＮ膜を積層し、異方性ＲＩＥ法によってＳ
ｉＮ膜とＳｉＯ2 膜とのトレンチの底の領域を除去して
トレンチ側壁スペーサ１０を形成する。
【００１７】次に図２（ｃ）に示すようにシリコンエピ
タキシャル法によってトレンチにシリコン層１１を埋設
する。この層の特性は温度のような成長条件に依存す
る。例えばポリシリコン層は約８００℃の堆積温度で形
成する。この層の膜厚は、およそトレンチの深さに等し
くする。次に図３（ｄ）に示すようにＳｉＮ膜３、１０
によってその下のデバイスの活性領域の不要な酸化を防
止しながら、トレンチに埋設されている単結晶シリコン
又は多結晶シリコンの熱酸化（ウェットＯ2 雰囲気下、
約１０００℃）を行い素子分離用酸化シリコン層１２を
形成する。
タキシャル法によってトレンチにシリコン層１１を埋設
する。この層の特性は温度のような成長条件に依存す
る。例えばポリシリコン層は約８００℃の堆積温度で形
成する。この層の膜厚は、およそトレンチの深さに等し
くする。次に図３（ｄ）に示すようにＳｉＮ膜３、１０
によってその下のデバイスの活性領域の不要な酸化を防
止しながら、トレンチに埋設されている単結晶シリコン
又は多結晶シリコンの熱酸化（ウェットＯ2 雰囲気下、
約１０００℃）を行い素子分離用酸化シリコン層１２を
形成する。
【００１８】トレンチへの埋設と酸化工程を行った後、
ＳｉＮ膜３とＳｉＮ膜１０のトレンチ外の領域及びＳｉ
Ｏ2 膜２を除去し、公知のＭＯＳ工程を用いて半導体装
置を完成する。なお、これらの工程は、ゲート酸化膜１
３の積層、ゲート電極１４の形成及びイオン注入による
ソース・ドレイン１５の形成からなる。
ＳｉＮ膜３とＳｉＮ膜１０のトレンチ外の領域及びＳｉ
Ｏ2 膜２を除去し、公知のＭＯＳ工程を用いて半導体装
置を完成する。なお、これらの工程は、ゲート酸化膜１
３の積層、ゲート電極１４の形成及びイオン注入による
ソース・ドレイン１５の形成からなる。
【００１９】
【発明の効果】この発明によれば、狭い幅でも十分な厚
みにすることができ、広い幅でも容易に形成できる素子
分離用酸化膜の形成方法を提供することができる。
みにすることができ、広い幅でも容易に形成できる素子
分離用酸化膜の形成方法を提供することができる。
【図１】この発明の実施例で作製した素子分離用酸化膜
の説明図である。
の説明図である。
【図２】この発明の実施例で作製した素子分離用酸化膜
の工程説明図である。
の工程説明図である。
【図３】この発明の実施例で作製した素子分離用酸化膜
の工程説明図である。
の工程説明図である。
【図４】従来の素子分離用酸化膜の説明図である。
１ シリコン基板 ２ ＳｉＯ2 膜 ３ ＳｉＮ膜 ４ ＳｉＯ2 膜 ５ フォトレジストマスク ６，７ トレンチ ８ 不純物イオン ９ ＳｉＯ2 膜 １０ トレンチ側壁スペーサ（ＳｉＮ膜） １１ シリコン層 １２ 素子分離用酸化シリコン層 １３ ゲート酸化膜 １４ ゲート電極 １５ ソース・ドレイン
Claims (1)
- 【請求項１】 ａ）シリコン基板上に、第１シリコン酸
化膜、第１シリコン窒化膜及び第２シリコン酸化膜を順
に積層し、この所定領域をシリコン基板内に入るエッチ
ングを行ってトレンチを形成する工程と、 ｂ）トレンチを通してシリコン基板内に不純物のドーピ
ングを行い拡散層を形成する工程と、 ｃ）トレンチ内に、第３シリコン酸化膜を形成し、この
上を含む領域上にシリコン窒化膜を形成した後、第２シ
リコン酸化膜上及びトレンチ底部に存在する第２シリコ
ン窒化膜、第２シリコン酸化膜並びにトレンチ底部にお
ける第３シリコン酸化膜をそれぞれ除去する工程と、 ｄ）トレンチ内にエピタキシャル法によってシリコンを
埋設し、これを酸化して素子分離用酸化膜に変換する工
程と、 ｅ）最後にトレンチ外に残存する、第１シリコン窒化
膜、第１シリコン酸化膜及び第２シリコン窒化膜を除去
する工程と、 からなる半導体装置の素子分離用酸化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4671292A JPH05251435A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の素子分離用酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4671292A JPH05251435A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の素子分離用酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251435A true JPH05251435A (ja) | 1993-09-28 |
Family
ID=12754968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4671292A Pending JPH05251435A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の素子分離用酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251435A (ja) |
-
1992
- 1992-03-04 JP JP4671292A patent/JPH05251435A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JP2002076113A (ja) | 半導体装置およびその製造方法 | |
| US4696095A (en) | Process for isolation using self-aligned diffusion process | |
| JPH0488658A (ja) | 半導体装置およびその製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| JPH05251435A (ja) | 半導体装置の素子分離用酸化膜の形成方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04340745A (ja) | 半導体装置 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP2701881B2 (ja) | 半導体の分離領域 | |
| JPH06140500A (ja) | 半導体装置 | |
| JPH0423828B2 (ja) | ||
| JPS61229339A (ja) | 半導体装置 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6322065B2 (ja) | ||
| JPS6117143B2 (ja) | ||
| KR100202175B1 (ko) | 반도체장치의 소자분리방법 |