KR950021358A - 반도체 소자의 필드 산화막 제조 방법 - Google Patents

반도체 소자의 필드 산화막 제조 방법 Download PDF

Info

Publication number
KR950021358A
KR950021358A KR1019930028115A KR930028115A KR950021358A KR 950021358 A KR950021358 A KR 950021358A KR 1019930028115 A KR1019930028115 A KR 1019930028115A KR 930028115 A KR930028115 A KR 930028115A KR 950021358 A KR950021358 A KR 950021358A
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
forming
silicon nitride
semiconductor device
Prior art date
Application number
KR1019930028115A
Other languages
English (en)
Other versions
KR960014449B1 (ko
Inventor
고요환
박찬광
황성민
노광명
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930028115A priority Critical patent/KR960014449B1/ko
Publication of KR950021358A publication Critical patent/KR950021358A/ko
Application granted granted Critical
Publication of KR960014449B1 publication Critical patent/KR960014449B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 기판(1) 상부에 패드 산화막(2)을 형성하는 단계, 상기 패드산화막(2) 상부에 실리콘 질화막(3)을 형성한후 이후에 필드 산화막이 형성될 예정된 부위에 해당하는 상기 실리콘 질화막(3)을 식각하는 단계, 웨이퍼 구조 전체 상부에 실리콘 질화막을 중착한후 다시 전면 식각하여 이미 형성되어 있던 상기 실리콘 질화막(3) 측벽에 스페이서(4)를 형성하는 단계, 상기 스페이서(4) 사이의 반도체 기판(1)에 트레치(6)을 형성하는 단계, 상기 웨이퍼를 산화시켜 필드 산화막(5)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 필드 산화막 제조 방법에 관한 것으로, 필드 산화막 형성시에 발생하는 새부리 모양에 의한 활성영역의 감소를 줄이므로써 반도체 소자의 크기를 줄일 수 있으며, 또한 필드 산화학과 주변의 활성영역과의 단차를 줄이므로써 고집적 반도체 공정을 용이하게 하는 효과가 있다.

Description

반도체 소자의 필드 산화막 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 다른 필드 산화막 제조 공정도.

Claims (4)

  1. 반도체 소자의 필드 산화막 제조 방법에 있어서, 반도체 기판(1) 상부에 패드 산화막(2)을 형성하는 단계, 상기 패드 산화막(2) 상부에 실리콘 질화막(3)을 형성한 후 이후에 필드 산화막이 형성될 예정된 부위에 해당하는 상기 실리콘 질화막(3)을 식각하는 단계, 웨이퍼 구조 전체 상부에 실리콘 질화막을 증착한 후 다시 전면 식각하여 이미 형성되어 있던 상기 실리콘 질화막(3) 측벽에 스페이서(4)를 형성하는 단계, 상기 스페이서(4) 사이의 반도체 기판(1)에 트렌치(6)를 형성하는 단계, 상기 웨이퍼를 산화시켜 필드 산화막(5)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 제조 방법.
  2. 제1항에 있어서, 상기 패드 산화막(2)은 실리콘 산화막, 실리콘산화막과 다결정 실리콘의 이중구조중 어느 하나인 것을 특징으로 하는 반도체 소자의 필드 산화막 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 트렌치(6)를 형성하는 단계는 스페이서(4) 사이의 반도체 기판(1)을 등방성식각 함으로써 이루어지는 것을 특징으로 하는 반도체 소장의 필드 산화막 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 트렌치(6)를 형성하는 단계는 웨이퍼를 산화시켜 스페이서(4) 사이의 반도체 기판(1)에 산화막을 형성한 후 이 산화막을 다시 제거함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028115A 1993-12-16 1993-12-16 반도체 소자의 필드 산화막 제조 방법 KR960014449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930028115A KR960014449B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 필드 산화막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028115A KR960014449B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 필드 산화막 제조 방법

Publications (2)

Publication Number Publication Date
KR950021358A true KR950021358A (ko) 1995-07-26
KR960014449B1 KR960014449B1 (ko) 1996-10-15

Family

ID=19371341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028115A KR960014449B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 필드 산화막 제조 방법

Country Status (1)

Country Link
KR (1) KR960014449B1 (ko)

Also Published As

Publication number Publication date
KR960014449B1 (ko) 1996-10-15

Similar Documents

Publication Publication Date Title
KR970004045A (ko) 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법
KR930009016A (ko) 반도체 장치의 제조방법 및 장치
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
KR950021358A (ko) 반도체 소자의 필드 산화막 제조 방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR100280813B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR0183971B1 (ko) 반도체소자 분리방법
KR0161839B1 (ko) 열산화막 공정을 이용한 게이트 형성방법
KR950021381A (ko) 반도체 소자의 필드산화막 형성 방법
KR930005158A (ko) 반도체 장치의 제조방법
KR970003962A (ko) 반도체 소자의 고집적 트렌지스터 제조 방법
KR920007094A (ko) 초고집적 회로의 소자 고립방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960002640A (ko) 반도체 소자 및 그 제조방법
KR960043252A (ko) 박막 트랜지스터 제조 방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950021385A (ko) 반도체 소자의 분리막 형성방법
KR950027993A (ko) 반도체소자의 소자분리산화막 제조방법
KR960036021A (ko) 저도핑 드레인 구조의 모스 트랜지스터 제조 방법
KR960019650A (ko) 반도체장치의 격리방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR970053441A (ko) 반도체장치의 소자 격리 영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee