JPH09181070A - 素子分離方法 - Google Patents
素子分離方法Info
- Publication number
- JPH09181070A JPH09181070A JP8293412A JP29341296A JPH09181070A JP H09181070 A JPH09181070 A JP H09181070A JP 8293412 A JP8293412 A JP 8293412A JP 29341296 A JP29341296 A JP 29341296A JP H09181070 A JPH09181070 A JP H09181070A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- sih
- nitride film
- sion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 十分なセル領域の確保及び向上された素子分
離効果が得られる半導体装置の素子分離方法を提供す
る。 【解決手段】 ＬＯＣＯＳ法又はＳＥＰＯＸ法によるフ
ィールド酸化膜の形成時活性領域を限定する窒化膜パタ
ーン１０４Ａを形成した後ＳｉＯＮ膜１０８を形成し、
その後、フィールド酸化膜を形成するための熱酸化工程
を行う。従って、ＳｉＯＮ膜１０８が窒化膜パターン１
０４Ａ上に付随的に形成された酸化膜１１０Ａの除去工
程時保護膜の役割を果して酸化膜の食刻を防止し、バー
ズビークの発生原因なる窒化膜のリフトを防止してバー
ズビークを減らすことによって半導体装置を高集積化さ
せ得る。
離効果が得られる半導体装置の素子分離方法を提供す
る。 【解決手段】 ＬＯＣＯＳ法又はＳＥＰＯＸ法によるフ
ィールド酸化膜の形成時活性領域を限定する窒化膜パタ
ーン１０４Ａを形成した後ＳｉＯＮ膜１０８を形成し、
その後、フィールド酸化膜を形成するための熱酸化工程
を行う。従って、ＳｉＯＮ膜１０８が窒化膜パターン１
０４Ａ上に付随的に形成された酸化膜１１０Ａの除去工
程時保護膜の役割を果して酸化膜の食刻を防止し、バー
ズビークの発生原因なる窒化膜のリフトを防止してバー
ズビークを減らすことによって半導体装置を高集積化さ
せ得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にシランオキシニトリド（以下、ＳｉＯ
Ｎ）膜を用いてフィールド酸化膜を形成することによっ
て、バーズビークを最小化し、これにより十分なるセル
領域の確保及び向上された素子分離効果が得られる半導
体装置の素子分離方法に関する。
法に係り、特にシランオキシニトリド（以下、ＳｉＯ
Ｎ）膜を用いてフィールド酸化膜を形成することによっ
て、バーズビークを最小化し、これにより十分なるセル
領域の確保及び向上された素子分離効果が得られる半導
体装置の素子分離方法に関する。
【０００２】
【従来の技術】素子分離領域の縮小は半導体装置の高集
積化及び微細化技術において極めて重要である。素子分
離領域は半導体装置の製造工程において初期段階で形成
され、活性領域の大きさ及び後続工程段階の工程マージ
ンを決定する。従って、チップパターンの全体の縮小に
比例してフィールド酸化膜の縮小が不可避である。
積化及び微細化技術において極めて重要である。素子分
離領域は半導体装置の製造工程において初期段階で形成
され、活性領域の大きさ及び後続工程段階の工程マージ
ンを決定する。従って、チップパターンの全体の縮小に
比例してフィールド酸化膜の縮小が不可避である。
【０００３】半導体装置の製造時、素子分離技術として
は局部酸化（LOCal Oxidation of Silicon：以下、ＬＯ
ＣＯＳ）法や選択的多結晶シリコン酸化（SElective Po
lysilicon Oxidation ：以下、ＳＥＰＯＸ）法が用いら
れてきた。しかしながら、このような素子分離方法も半
導体装置の高集積化により限界が現れている。
は局部酸化（LOCal Oxidation of Silicon：以下、ＬＯ
ＣＯＳ）法や選択的多結晶シリコン酸化（SElective Po
lysilicon Oxidation ：以下、ＳＥＰＯＸ）法が用いら
れてきた。しかしながら、このような素子分離方法も半
導体装置の高集積化により限界が現れている。
【０００４】ＬＯＣＯＳ法は工程の単純性及び少量の漏
れ電流を有する特性により効果的な技術として用いられ
てきたが、フィールド酸化膜が活性領域に押し込む現象
即ち、バーズビークが形成されて酸化膜の分離長さが延
びて活性領域の専用面積を縮める。この結果、適当なメ
モリセル領域が確保できなくなる。
れ電流を有する特性により効果的な技術として用いられ
てきたが、フィールド酸化膜が活性領域に押し込む現象
即ち、バーズビークが形成されて酸化膜の分離長さが延
びて活性領域の専用面積を縮める。この結果、適当なメ
モリセル領域が確保できなくなる。
【０００５】ＳＥＰＯＸ法の工程はＬＯＣＯＳより複雑
であるが、素子分離長さが縮まるなどの長所がある。し
かしながら、これも素子分離の長さには限りがあって、
高集積化及び素子分離効果を高めるには限界がある。
であるが、素子分離長さが縮まるなどの長所がある。し
かしながら、これも素子分離の長さには限りがあって、
高集積化及び素子分離効果を高めるには限界がある。
【０００６】上述した従来のＬＯＣＯＳ法とＳＥＰＯＸ
法を添付した図面に基づき簡単に説明する。図１乃至図
４は従来のＬＯＣＯＳ法によるフィールド酸化膜の製造
方法を段階別に示した図面である。
法を添付した図面に基づき簡単に説明する。図１乃至図
４は従来のＬＯＣＯＳ法によるフィールド酸化膜の製造
方法を段階別に示した図面である。
【０００７】先ず、図１に示されたように、半導体基板
１０上にパッド酸化膜１２と窒化膜１４を順に形成す
る。続いて、前記窒化膜１４の全面にフォトレジストを
塗布した後フィールド酸化膜として形成される基板１０
上の窒化膜１４を露出させるフォトレジストパターン１
６を形成する。
１０上にパッド酸化膜１２と窒化膜１４を順に形成す
る。続いて、前記窒化膜１４の全面にフォトレジストを
塗布した後フィールド酸化膜として形成される基板１０
上の窒化膜１４を露出させるフォトレジストパターン１
６を形成する。
【０００８】次に、図２に示されたように、前記フォト
レジストパターン１６（図１）を食刻マスクとして露出
された窒化膜１４を異方性食刻して、パッド酸化膜１２
の表面を露出させる窒化膜パターン１４Ａを形成する。
レジストパターン１６（図１）を食刻マスクとして露出
された窒化膜１４を異方性食刻して、パッド酸化膜１２
の表面を露出させる窒化膜パターン１４Ａを形成する。
【０００９】次いで、図３に示されたように、フォトレ
ジストパターン１６を取り除いた後結果物を酸化させ
る。酸化の結果、露出されたパッド酸化膜１２の下部の
シリコン基板１０が酸化膜１８Ａに成長する。
ジストパターン１６を取り除いた後結果物を酸化させ
る。酸化の結果、露出されたパッド酸化膜１２の下部の
シリコン基板１０が酸化膜１８Ａに成長する。
【００１０】次に、図４のように前記窒化膜パターン１
４Ａ及び窒化膜パターン１４Ａの下部のパッド酸化膜１
２を取り除くことによりフィールド酸化膜１８Ｂを完成
する。このように形成されたフィールド酸化膜１８Ｂは
その両端にバーズビーク２０を有する。このようなバー
ズビーク２０の形成された部分は元来活性領域の形成さ
れるべき部分である。従って、ＬＯＣＯＳ法を用いた素
子分離方法は活性領域の専用面積を縮ませる。
４Ａ及び窒化膜パターン１４Ａの下部のパッド酸化膜１
２を取り除くことによりフィールド酸化膜１８Ｂを完成
する。このように形成されたフィールド酸化膜１８Ｂは
その両端にバーズビーク２０を有する。このようなバー
ズビーク２０の形成された部分は元来活性領域の形成さ
れるべき部分である。従って、ＬＯＣＯＳ法を用いた素
子分離方法は活性領域の専用面積を縮ませる。
【００１１】さらに、酸化後の窒化膜パターン１４Ａの
除去工程は燐酸溶液を用いて取り除くことが一般的であ
る。ところが、酸化膜１８Ａの形成工程時窒化膜パター
ン１４Ａ上に付随的に酸化膜（図示せず）が形成される
場合、燐算溶液により窒化膜パターン１４Ａが容易に取
り除かれない。従って、燐酸溶液を処理する前に、窒化
膜パターン１４Ａ上の酸化膜を湿式食刻方法で取り除
く。しかしながら、前記窒化膜パターン１４Ａ上に付随
的に形成された酸化膜を食刻する段階でフィールド酸化
膜として形成される酸化膜１８Ａも同時に食刻されてフ
ィールド酸化膜が薄くなる問題がある。
除去工程は燐酸溶液を用いて取り除くことが一般的であ
る。ところが、酸化膜１８Ａの形成工程時窒化膜パター
ン１４Ａ上に付随的に酸化膜（図示せず）が形成される
場合、燐算溶液により窒化膜パターン１４Ａが容易に取
り除かれない。従って、燐酸溶液を処理する前に、窒化
膜パターン１４Ａ上の酸化膜を湿式食刻方法で取り除
く。しかしながら、前記窒化膜パターン１４Ａ上に付随
的に形成された酸化膜を食刻する段階でフィールド酸化
膜として形成される酸化膜１８Ａも同時に食刻されてフ
ィールド酸化膜が薄くなる問題がある。
【００１２】図５乃至図９は従来のＳＥＰＯＸ法による
フィールド酸化膜の製造方法を段階別に示した図面であ
る。まず図５のように、半導体基板５０の全面にパッド
酸化膜５２、多結晶シリコン膜５４及び窒化膜５６を順
に形成する。次いで、窒化膜５６の全面にフォトレジス
トを塗布した後、活性領域を限定するフォトレジストパ
ターン５８を形成する。
フィールド酸化膜の製造方法を段階別に示した図面であ
る。まず図５のように、半導体基板５０の全面にパッド
酸化膜５２、多結晶シリコン膜５４及び窒化膜５６を順
に形成する。次いで、窒化膜５６の全面にフォトレジス
トを塗布した後、活性領域を限定するフォトレジストパ
ターン５８を形成する。
【００１３】次いで、図６に示されたようにフォトレジ
ストパターン５８を食刻マスクとして用いて露出された
窒化膜を食刻して、フィールド酸化膜の形成される部分
の多結晶シリコン膜５４の表面を露出させる窒化膜パタ
ーン５６Ａを形成する。
ストパターン５８を食刻マスクとして用いて露出された
窒化膜を食刻して、フィールド酸化膜の形成される部分
の多結晶シリコン膜５４の表面を露出させる窒化膜パタ
ーン５６Ａを形成する。
【００１４】次に、図７のように、前記フォトレジスト
パターン５８（図５）を除去し前記結果物を酸素雰囲気
で熱処理する。その結果、露出された多結晶シリコン膜
５４（図６）は酸化膜６０に転換され窒化膜パターン５
６Ａで覆われている部分は相変わらず多結晶シリコン膜
５４Ａとして残るようになる。この際、形成される酸化
膜６０もＬＯＣＯＳ法によるものに比し減りはしたが、
両端が活性領域の方に押し込んでバーズビーク６２を形
成する。
パターン５８（図５）を除去し前記結果物を酸素雰囲気
で熱処理する。その結果、露出された多結晶シリコン膜
５４（図６）は酸化膜６０に転換され窒化膜パターン５
６Ａで覆われている部分は相変わらず多結晶シリコン膜
５４Ａとして残るようになる。この際、形成される酸化
膜６０もＬＯＣＯＳ法によるものに比し減りはしたが、
両端が活性領域の方に押し込んでバーズビーク６２を形
成する。
【００１５】次いで、図８のように窒化膜バターン５６
Ａ及び多結晶シリコン膜５４Ａを異方性食刻で取り除い
てパッド酸化膜５２の表面を露出させる。異方性食刻工
程の間、バーズビーク６２の下部の多結晶シリコン層は
食刻されない。従って、パッド酸化膜５２と酸化膜６０
との間に多結晶シリコン片５４Ｂが残る。
Ａ及び多結晶シリコン膜５４Ａを異方性食刻で取り除い
てパッド酸化膜５２の表面を露出させる。異方性食刻工
程の間、バーズビーク６２の下部の多結晶シリコン層は
食刻されない。従って、パッド酸化膜５２と酸化膜６０
との間に多結晶シリコン片５４Ｂが残る。
【００１６】最後に、多結晶シリコン片５４Ｂを酸化膜
に転換させるために、図８の結果物を酸化させる。この
ような酸化工程により、図９のようにフィールド酸化膜
６２Ａが完成される。
に転換させるために、図８の結果物を酸化させる。この
ような酸化工程により、図９のようにフィールド酸化膜
６２Ａが完成される。
【００１７】前述したように、従来技術によれば、酸素
原子がパッド酸化膜を通じて拡散して窒化膜パターンの
下面に至る。これは、窒化膜の下面で酸化膜が成長して
窒化膜バターンをリフトさせる。従って、活性領域にア
イールド酸化膜が側面拡散されるバーズビークが形成さ
れて、結局半導体素子の高集積化に障害となる。
原子がパッド酸化膜を通じて拡散して窒化膜パターンの
下面に至る。これは、窒化膜の下面で酸化膜が成長して
窒化膜バターンをリフトさせる。従って、活性領域にア
イールド酸化膜が側面拡散されるバーズビークが形成さ
れて、結局半導体素子の高集積化に障害となる。
【００１８】
【発明が解決しようとする課題】本発明の目的は前記し
た問題点を解決するためのものであり、ＳｉＯＮ膜を用
いてバーズビークを最小化し得る素子分離領域の製造方
法を提供するにある。
た問題点を解決するためのものであり、ＳｉＯＮ膜を用
いてバーズビークを最小化し得る素子分離領域の製造方
法を提供するにある。
【００１９】
【課題を解決するための手段】半導体基板上にパット酸
化膜、窒化膜を順次に形成する段階と、フィールド酸化
膜として形成される前記半導体基板上のパッド酸化膜を
露出させる窒化膜パターンを写真食刻方法で形成する段
階と、前記窒化膜パターン及び露出されたパッド酸化膜
の全面にＳｉＯＮ膜を形成する段階と、前記ＳｉＯＮ膜
の形成されたシリコン基板を熱酸化させて酸化膜を形成
する段階と、前記ＳｉＯＮ膜、窒化膜パターン及びパッ
ド酸化膜を順次に取り除く段階とを具備することを特徴
とする。前記の目的を達成するために本発明はまた、半
導体基板上にパッド酸化膜、ポリシリコン膜及び窒化膜
を順次形成する段階と、フィールド酸化膜として形成さ
れる多結晶シリコン膜を露出させる窒化膜パターンを写
真食刻方法で形成する段階と、前記窒化膜パターン及び
露出された多結晶シリコン膜上にＳｉＯＮ膜を形成する
段階と、前記ＳｉＯＮ膜の形成された前記露出された多
結晶シリコン膜を熱酸化させて酸化膜を形成する段階
と、前記ＳｉＯＮ膜、窒化膜パターン、酸化されないポ
リシリコン膜及びパッド酸化膜を取り除く段階とを具備
することを特徴とする。
化膜、窒化膜を順次に形成する段階と、フィールド酸化
膜として形成される前記半導体基板上のパッド酸化膜を
露出させる窒化膜パターンを写真食刻方法で形成する段
階と、前記窒化膜パターン及び露出されたパッド酸化膜
の全面にＳｉＯＮ膜を形成する段階と、前記ＳｉＯＮ膜
の形成されたシリコン基板を熱酸化させて酸化膜を形成
する段階と、前記ＳｉＯＮ膜、窒化膜パターン及びパッ
ド酸化膜を順次に取り除く段階とを具備することを特徴
とする。前記の目的を達成するために本発明はまた、半
導体基板上にパッド酸化膜、ポリシリコン膜及び窒化膜
を順次形成する段階と、フィールド酸化膜として形成さ
れる多結晶シリコン膜を露出させる窒化膜パターンを写
真食刻方法で形成する段階と、前記窒化膜パターン及び
露出された多結晶シリコン膜上にＳｉＯＮ膜を形成する
段階と、前記ＳｉＯＮ膜の形成された前記露出された多
結晶シリコン膜を熱酸化させて酸化膜を形成する段階
と、前記ＳｉＯＮ膜、窒化膜パターン、酸化されないポ
リシリコン膜及びパッド酸化膜を取り除く段階とを具備
することを特徴とする。
【００２０】本発明において、前記ＳｉＯＮ膜はＳｉＨ
4 及びＳｉＨ2 Ｃｌ2 よりなる群から選択されたいずれ
か一つのガスとＮＨ4 + とＮ2 Ｏ2+との混合ガスより形
成され、混合ガスの混合比率はＳｉＨ2 Ｃｌ2 又はＳｉ
Ｈ4 ：ＮＨ4 + は１：５乃至１：１５であり、ＳｉＨ2
Ｃｌ2 又はＳｉＨ4 ：Ｎ2 Ｏ2+は１：５乃至１：１５で
あることが好ましい。さらに、前記ＳｉＯＮ膜は３０乃
至１５０Åの厚さで形成し、前記熱酸化工程は９５０乃
至１１００℃で行われることが好ましい。
4 及びＳｉＨ2 Ｃｌ2 よりなる群から選択されたいずれ
か一つのガスとＮＨ4 + とＮ2 Ｏ2+との混合ガスより形
成され、混合ガスの混合比率はＳｉＨ2 Ｃｌ2 又はＳｉ
Ｈ4 ：ＮＨ4 + は１：５乃至１：１５であり、ＳｉＨ2
Ｃｌ2 又はＳｉＨ4 ：Ｎ2 Ｏ2+は１：５乃至１：１５で
あることが好ましい。さらに、前記ＳｉＯＮ膜は３０乃
至１５０Åの厚さで形成し、前記熱酸化工程は９５０乃
至１１００℃で行われることが好ましい。
【００２１】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。図１０乃至図１３はＬＯＣＯＳ法
による本発明の半導体装置の素子分離領域の製造方法を
示す断面図である。図１０はパッド酸化膜１０２、窒化
膜１０４及びフォトレジストパターン１０６を形成する
段階を示す断面図である。
明を詳細に説明する。図１０乃至図１３はＬＯＣＯＳ法
による本発明の半導体装置の素子分離領域の製造方法を
示す断面図である。図１０はパッド酸化膜１０２、窒化
膜１０４及びフォトレジストパターン１０６を形成する
段階を示す断面図である。
【００２２】半導体基板１００上にパッド酸化膜１０２
と窒化膜１０４を順に形成する。前記パッド酸化膜１０
２は１５０乃至３００Åの厚さで、窒化膜１０４は１０
００乃至２０００Åの厚さで形成し、好ましくはパッド
酸化膜１０２は２５０Åの厚さで、窒化膜は１５００Å
の厚さで形成する。続いて、前記窒化膜１０４の全面に
フォトレジストを塗布した後、活性領域を限定するフォ
トレジストパターン１０６を形成する。
と窒化膜１０４を順に形成する。前記パッド酸化膜１０
２は１５０乃至３００Åの厚さで、窒化膜１０４は１０
００乃至２０００Åの厚さで形成し、好ましくはパッド
酸化膜１０２は２５０Åの厚さで、窒化膜は１５００Å
の厚さで形成する。続いて、前記窒化膜１０４の全面に
フォトレジストを塗布した後、活性領域を限定するフォ
トレジストパターン１０６を形成する。
【００２３】図１１は窒化膜パターン１０４Ａ及びＳｉ
ＯＮ膜１０８を形成する段階を示す断面図である。前記
フォトレジストパターン１０６（図１０）を食刻マスク
として前記露出された窒化膜を異方性食刻して、フィー
ルド酸化膜として形成されるシリコン基板１００上のパ
ッド酸化膜１０２を露出させる窒化膜パターン１０４Ａ
を形成する。
ＯＮ膜１０８を形成する段階を示す断面図である。前記
フォトレジストパターン１０６（図１０）を食刻マスク
として前記露出された窒化膜を異方性食刻して、フィー
ルド酸化膜として形成されるシリコン基板１００上のパ
ッド酸化膜１０２を露出させる窒化膜パターン１０４Ａ
を形成する。
【００２４】次いで、前記フォトレジストパターン１０
６を取り除き、前記窒化膜パターン１０４Ａ及び露出さ
れたパッド酸化膜１０２上にＳｉＯＮ膜１０８を形成す
る。前記ＳｉＯＮ膜１０８はＳｉＨ4 及びＳｉＨ2 Ｃｌ
2 よりなる群から選択されたいずれか一つのガスとＮＨ
4 + とＮ2 Ｏ2+との混合ガスを用いて形成し、混合ガス
の混合比率はＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：ＮＨ4 + は
１：５乃至１：１５でありＳｉＨ2 Ｃｌ2 又はＳｉ
Ｈ4 ：Ｎ2 Ｏ2+は１：５乃至１：１５であることが好ま
しい。
６を取り除き、前記窒化膜パターン１０４Ａ及び露出さ
れたパッド酸化膜１０２上にＳｉＯＮ膜１０８を形成す
る。前記ＳｉＯＮ膜１０８はＳｉＨ4 及びＳｉＨ2 Ｃｌ
2 よりなる群から選択されたいずれか一つのガスとＮＨ
4 + とＮ2 Ｏ2+との混合ガスを用いて形成し、混合ガス
の混合比率はＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：ＮＨ4 + は
１：５乃至１：１５でありＳｉＨ2 Ｃｌ2 又はＳｉ
Ｈ4 ：Ｎ2 Ｏ2+は１：５乃至１：１５であることが好ま
しい。
【００２５】前記ＳｉＯＮ膜１０８は低圧化学気相蒸着
方法（ＬＰＣＶＤ）で約７５０乃至８５０℃で３０乃至
１５０Åの厚さで形成し、さらに好ましくは８００℃で
５０Åの厚さで形成する。
方法（ＬＰＣＶＤ）で約７５０乃至８５０℃で３０乃至
１５０Åの厚さで形成し、さらに好ましくは８００℃で
５０Åの厚さで形成する。
【００２６】図１２はフィールド酸化膜１１０Ａの形成
段階を示す断面図である。前記ＳｉＯＮ膜の形成された
半導体基板を高温湿式酸化方法で酸化させる。この結
果、窒化膜パターン１０４Ａによりマスキングされない
シリコン基板で酸化膜１１０Ａが成長する。
段階を示す断面図である。前記ＳｉＯＮ膜の形成された
半導体基板を高温湿式酸化方法で酸化させる。この結
果、窒化膜パターン１０４Ａによりマスキングされない
シリコン基板で酸化膜１１０Ａが成長する。
【００２７】この際、前記ＳｉＯＮ膜１０８は酸化膜と
窒化膜の両性を有しているのでＳｉＯＮ膜は水蒸気（Ｈ
2 Ｏ）を容易に拡散させてＳｉＯＮ膜の下部の酸化膜１
１０Ａの形成される半導体基板１００まで容易に水蒸気
を伝達させ得る。さらに、ＳｉＯＮ膜１０８が窒化膜パ
ターン１０４Ａを圧着して、酸化膜１１０Ａの形成時窒
化膜パターン１０４Ａがリフトされることを防止するの
でパーズビークの生成を減らし得る。
窒化膜の両性を有しているのでＳｉＯＮ膜は水蒸気（Ｈ
2 Ｏ）を容易に拡散させてＳｉＯＮ膜の下部の酸化膜１
１０Ａの形成される半導体基板１００まで容易に水蒸気
を伝達させ得る。さらに、ＳｉＯＮ膜１０８が窒化膜パ
ターン１０４Ａを圧着して、酸化膜１１０Ａの形成時窒
化膜パターン１０４Ａがリフトされることを防止するの
でパーズビークの生成を減らし得る。
【００２８】図１３は前記ＳｉＯＮ膜１０８、窒化膜パ
ターン１０４Ａ及び窒化膜パターン１０４Ａの下部のパ
ッド酸化膜１０２を湿式食刻方式で取り除いてフィール
ド酸化膜１１０Ｂを完成する段階の断面図である。
ターン１０４Ａ及び窒化膜パターン１０４Ａの下部のパ
ッド酸化膜１０２を湿式食刻方式で取り除いてフィール
ド酸化膜１１０Ｂを完成する段階の断面図である。
【００２９】特に、従来の技術と違って、後続食刻工程
で窒化膜パターン１０４Ａを完全に取り除くために窒化
膜パターン１０４Ａ上に付随的に形成された酸化膜（図
示せず）を湿式食刻する工程の間、酸化膜１１０Ａ上に
形成されたＳｉＯＮ膜１０８が酸化膜１１０Ａに対する
保護膜の役割を果たす。従って、完成されたフィールド
酸化膜１１０Ｂの厚さが湿式食刻により薄くなる問題を
防止し得る。
で窒化膜パターン１０４Ａを完全に取り除くために窒化
膜パターン１０４Ａ上に付随的に形成された酸化膜（図
示せず）を湿式食刻する工程の間、酸化膜１１０Ａ上に
形成されたＳｉＯＮ膜１０８が酸化膜１１０Ａに対する
保護膜の役割を果たす。従って、完成されたフィールド
酸化膜１１０Ｂの厚さが湿式食刻により薄くなる問題を
防止し得る。
【００３０】図１４乃至図１７はＳＥＰＯＸ法による本
発明の半導体装置の素子分離領域の製造方法を示す断面
図である。図１４はパッド酸化膜１００、多結晶シリコ
ン膜１０３、窒化膜１０４及びフォトレジストパターン
１０６を形成する段階を示す断面図である。
発明の半導体装置の素子分離領域の製造方法を示す断面
図である。図１４はパッド酸化膜１００、多結晶シリコ
ン膜１０３、窒化膜１０４及びフォトレジストパターン
１０６を形成する段階を示す断面図である。
【００３１】半導体基板１００の全面にパッド酸化膜１
０２、多結晶シリコン膜１０３及び窒化膜１０４を順に
形成する。前記パッド酸化膜は１５０乃至３００Åで、
多結晶シリコン膜は３００乃至８００Åで、窒化膜は１
０００乃至２０００Åで形成し、さらに好ましくはパッ
ド酸化膜は１６０Å、多結晶シリコン膜は７００Å、窒
化膜は１５００Åの厚さで形成する。
０２、多結晶シリコン膜１０３及び窒化膜１０４を順に
形成する。前記パッド酸化膜は１５０乃至３００Åで、
多結晶シリコン膜は３００乃至８００Åで、窒化膜は１
０００乃至２０００Åで形成し、さらに好ましくはパッ
ド酸化膜は１６０Å、多結晶シリコン膜は７００Å、窒
化膜は１５００Åの厚さで形成する。
【００３２】次いで、窒化膜１０４の全面にフォトレジ
ストを塗布した後パタニングする。フォトレジストパタ
ーン１０６の形成された部分は活性領域となる部分であ
り、フォトレジストパターン１０６が取り除かれて該表
面が露出された部分は後続工程でフィールド酸化膜が形
成される部分である。
ストを塗布した後パタニングする。フォトレジストパタ
ーン１０６の形成された部分は活性領域となる部分であ
り、フォトレジストパターン１０６が取り除かれて該表
面が露出された部分は後続工程でフィールド酸化膜が形
成される部分である。
【００３３】図１５は窒化膜パターン１０４Ａ及びＳｉ
ＯＮ膜１０８を形成する段階を示す断面図である。前記
フォトレジストパターン１０６を食刻マスクとして前記
窒化膜１０４を食刻してフィールド酸化膜として形成さ
れる多結晶シリコン膜１０３の表面を露出させる窒化膜
パターン１０４Ａを形成する。
ＯＮ膜１０８を形成する段階を示す断面図である。前記
フォトレジストパターン１０６を食刻マスクとして前記
窒化膜１０４を食刻してフィールド酸化膜として形成さ
れる多結晶シリコン膜１０３の表面を露出させる窒化膜
パターン１０４Ａを形成する。
【００３４】次いで、前記フォトレジストパターン１０
６を取り除いた後、前記窒化膜パターン１０４Ａ及び露
出された多結晶シリコン膜１０３上にＳｉＯＮ膜１０８
を形成する。
６を取り除いた後、前記窒化膜パターン１０４Ａ及び露
出された多結晶シリコン膜１０３上にＳｉＯＮ膜１０８
を形成する。
【００３５】前記ＳｉＯＮ膜１０８は本発明によるＬＯ
ＣＯＳ方法と同様にＳｉＨ4 及びＳｉＨ2 Ｃｌ2 よりな
る群から選択されたいずれか一つのガスとＮＨ4 + とＮ
2 Ｏ2+との混合ガスを用いて形成し、混合ガスの混合比
率はＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：ＮＨ4 + は１：５乃
至１：１５でありＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：Ｎ2Ｏ
2+は１：５乃至１：１５であることが好ましい。
ＣＯＳ方法と同様にＳｉＨ4 及びＳｉＨ2 Ｃｌ2 よりな
る群から選択されたいずれか一つのガスとＮＨ4 + とＮ
2 Ｏ2+との混合ガスを用いて形成し、混合ガスの混合比
率はＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：ＮＨ4 + は１：５乃
至１：１５でありＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ：Ｎ2Ｏ
2+は１：５乃至１：１５であることが好ましい。
【００３６】そして、前記ＳｉＯＮ膜は低圧化学気相蒸
着方法（ＬＰＣＶＤ）で約７５０乃至８５０℃で３０乃
至１５０Åの厚さで形成し、さらに好ましくは８００℃
で５０Åの厚さで形成する。
着方法（ＬＰＣＶＤ）で約７５０乃至８５０℃で３０乃
至１５０Åの厚さで形成し、さらに好ましくは８００℃
で５０Åの厚さで形成する。
【００３７】図１６は酸化膜１１０Ａを形成する段階を
示す断面図である。前記ＳｉＯＮ膜１０８の形成された
半導体基板を高温湿式酸化方法で酸化させる。結果的
に、酸化膜１１０Ａが窒化膜パターン１０４Ａによりマ
スキングされない多結晶シリコン膜１０３上で成長す
る。
示す断面図である。前記ＳｉＯＮ膜１０８の形成された
半導体基板を高温湿式酸化方法で酸化させる。結果的
に、酸化膜１１０Ａが窒化膜パターン１０４Ａによりマ
スキングされない多結晶シリコン膜１０３上で成長す
る。
【００３８】前記ＬＯＣＯＳ方法での説明と同様にＳＥ
ＰＯＸ方法でもＳｉＯＮ膜１０８は水蒸気を容易に拡散
させてＳｉＯＮ膜の下部のフィールド酸化膜１１０Ａと
して形成される多結晶シリコン膜１０３まで容易に水蒸
気を至らしめる。さらに、素子の形成される領域を限定
している窒化膜１０４上にＳｉＯＮ膜１０８が形成され
ているので上から圧着する効果があって酸化工程の間窒
化膜がリフトされることを減らしてバーズビークを減ら
し得る。
ＰＯＸ方法でもＳｉＯＮ膜１０８は水蒸気を容易に拡散
させてＳｉＯＮ膜の下部のフィールド酸化膜１１０Ａと
して形成される多結晶シリコン膜１０３まで容易に水蒸
気を至らしめる。さらに、素子の形成される領域を限定
している窒化膜１０４上にＳｉＯＮ膜１０８が形成され
ているので上から圧着する効果があって酸化工程の間窒
化膜がリフトされることを減らしてバーズビークを減ら
し得る。
【００３９】図１７は前記ＳｉＯＮ膜１０８、窒化膜パ
ターン１０４Ａ、多結晶シリコン膜１０３及びパッド酸
化膜１０２を取り除いてフィールド酸化膜１１０Ｂを完
成する段階を示す。
ターン１０４Ａ、多結晶シリコン膜１０３及びパッド酸
化膜１０２を取り除いてフィールド酸化膜１１０Ｂを完
成する段階を示す。
【００４０】前記ＳｉＯＮ膜１０８、窒化膜パターン１
０４Ａを順に取り除いた後、酸化されない多結晶シリコ
ン膜１０３を取り除く。この際フィールド酸化膜の端部
に残っている多結晶シリコン片を酸化させてフィールド
酸化膜の端部を平坦化してフィールド酸化膜１１０Ｂを
完成する。
０４Ａを順に取り除いた後、酸化されない多結晶シリコ
ン膜１０３を取り除く。この際フィールド酸化膜の端部
に残っている多結晶シリコン片を酸化させてフィールド
酸化膜の端部を平坦化してフィールド酸化膜１１０Ｂを
完成する。
【００４１】以下、実施例を通じて本発明の特徴をより
具体的に説明する。しかしながら、本発明を必ずしもこ
れに限定することではなく多くの変形が本発明の技術的
な思想内で当分野の通常の知識を持つものにより実施可
能なのは明らかである。
具体的に説明する。しかしながら、本発明を必ずしもこ
れに限定することではなく多くの変形が本発明の技術的
な思想内で当分野の通常の知識を持つものにより実施可
能なのは明らかである。
【００４２】
【実施例１】ＳｉＯＮ膜が存在してもその下部層に酸化
膜が成長し得ることを証明し、一定厚さのフィールド酸
化膜を製造するのに最も好適なＳｉＯＮ膜の厚さを決定
するために、フィールド酸化膜の厚さが４５００Åにな
るように調節された対照群の工程条件と同一の条件下
で、基板上にＳｉＯＮ膜の厚さがそれぞれ３５Å、７０
Å、１３０Åに形成された実験群を高温湿式酸化方法で
酸化させた。実験の結果形成された酸化膜の厚さを表１
に示した。
膜が成長し得ることを証明し、一定厚さのフィールド酸
化膜を製造するのに最も好適なＳｉＯＮ膜の厚さを決定
するために、フィールド酸化膜の厚さが４５００Åにな
るように調節された対照群の工程条件と同一の条件下
で、基板上にＳｉＯＮ膜の厚さがそれぞれ３５Å、７０
Å、１３０Åに形成された実験群を高温湿式酸化方法で
酸化させた。実験の結果形成された酸化膜の厚さを表１
に示した。
【００４３】
【表１】 前記表１の実験群の１行の結果を測定した顕微鏡写真が
図１８Ａ乃至図１９に示されている。ＳｉＯＮ膜を３５
Åで形成した場合、図１８Ａのように酸化膜は４１６３
Å、ＳｉＯＮ膜を７０Åで形成した場合、図１８Ｂのよ
うに酸化膜は２４９３Å、ＳｉＯＮ膜を１３０Åで形成
した場合、図１９のように酸化膜は３８５Åの厚さとな
った。
図１８Ａ乃至図１９に示されている。ＳｉＯＮ膜を３５
Åで形成した場合、図１８Ａのように酸化膜は４１６３
Å、ＳｉＯＮ膜を７０Åで形成した場合、図１８Ｂのよ
うに酸化膜は２４９３Å、ＳｉＯＮ膜を１３０Åで形成
した場合、図１９のように酸化膜は３８５Åの厚さとな
った。
【００４４】前記表１の結果と図１８Ａ乃至図１９の結
果から判るようにＳｉＯＮ膜がシリコン層上に存在して
もＳｉＯＮ膜の有している酸化膜と窒化膜の両性によ
り、その下部層のシリコン層が酸化される。さらに、Ｓ
ｉＯＮ膜の厚さを調節することによりその下部層に形成
される酸化膜の厚さも調節し得ることが判る。
果から判るようにＳｉＯＮ膜がシリコン層上に存在して
もＳｉＯＮ膜の有している酸化膜と窒化膜の両性によ
り、その下部層のシリコン層が酸化される。さらに、Ｓ
ｉＯＮ膜の厚さを調節することによりその下部層に形成
される酸化膜の厚さも調節し得ることが判る。
【００４５】
【実施例２】半導体基板上にフィールド酸化膜、窒化膜
をそれぞれ２５０Å、１５００Åの厚さで形成した後、
写真食刻工程で窒化膜を異方性食刻してフィールド酸化
膜として形成される基板上のパッド酸化膜を露出させる
窒化膜パターンを形成した。次いで、露出されたパッド
酸化膜と写真食刻工程により形成された窒化膜パターン
上にＳｉＨ2 Ｃｌ2 ：ＮＨ4 + ：Ｎ2 Ｏ2+の比が１：１
０：１０である混合ガスを低圧化学気相蒸着方法で約８
００℃の温度で蒸着して５０Åの厚さのＳｉＯＮ膜を形
成した。次に、ＳｉＯＮ膜の形成された基板の全面を高
温湿式酸化方法で酸化させて窒化膜パターンによりマス
キングされないシリコン基板で４５００Åの厚さの酸化
膜が成長するようにした。次に、ＳｉＯＮ膜、窒化膜パ
ターンを順に食刻してフィールド酸化膜を完成した。
をそれぞれ２５０Å、１５００Åの厚さで形成した後、
写真食刻工程で窒化膜を異方性食刻してフィールド酸化
膜として形成される基板上のパッド酸化膜を露出させる
窒化膜パターンを形成した。次いで、露出されたパッド
酸化膜と写真食刻工程により形成された窒化膜パターン
上にＳｉＨ2 Ｃｌ2 ：ＮＨ4 + ：Ｎ2 Ｏ2+の比が１：１
０：１０である混合ガスを低圧化学気相蒸着方法で約８
００℃の温度で蒸着して５０Åの厚さのＳｉＯＮ膜を形
成した。次に、ＳｉＯＮ膜の形成された基板の全面を高
温湿式酸化方法で酸化させて窒化膜パターンによりマス
キングされないシリコン基板で４５００Åの厚さの酸化
膜が成長するようにした。次に、ＳｉＯＮ膜、窒化膜パ
ターンを順に食刻してフィールド酸化膜を完成した。
【００４６】
【実施例３】半導体基板上にフィールド酸化膜、多結晶
シリコン膜及び窒化膜をそれぞれ１６０Å、７００Å、
１５００Åの厚さで形成した後、窒化膜を写真食刻工程
で食刻してフィールド酸化膜として形成される多結晶シ
リコン膜を露出させる窒化膜パターンを形成した。次
に、前記窒化膜パターンと露出された多結晶シリコン膜
上にＳｉＨ4 ：ＮＨ4 + ：Ｎ2 Ｏ2+の比が１：１０：１
０である混合ガスを８００℃で蒸着して５０Åの厚さの
ＳｉＯＮ膜を形成した。次に、ＳｉＯＮ膜の形成された
基板の全面を高温湿式酸化方法で酸化させて、３５００
Åの厚さの酸化膜が窒化膜パターンによりマスキングさ
れない多結晶シリコン膜で成長するようにした。次い
で、ＳｉＯＮ膜、窒化膜パターン、酸化されない多結晶
シリコン膜を順に食刻してフィールド酸化膜を完成し
た。
シリコン膜及び窒化膜をそれぞれ１６０Å、７００Å、
１５００Åの厚さで形成した後、窒化膜を写真食刻工程
で食刻してフィールド酸化膜として形成される多結晶シ
リコン膜を露出させる窒化膜パターンを形成した。次
に、前記窒化膜パターンと露出された多結晶シリコン膜
上にＳｉＨ4 ：ＮＨ4 + ：Ｎ2 Ｏ2+の比が１：１０：１
０である混合ガスを８００℃で蒸着して５０Åの厚さの
ＳｉＯＮ膜を形成した。次に、ＳｉＯＮ膜の形成された
基板の全面を高温湿式酸化方法で酸化させて、３５００
Åの厚さの酸化膜が窒化膜パターンによりマスキングさ
れない多結晶シリコン膜で成長するようにした。次い
で、ＳｉＯＮ膜、窒化膜パターン、酸化されない多結晶
シリコン膜を順に食刻してフィールド酸化膜を完成し
た。
【００４７】
【比較例】実施例３と同一の方法で行うが、窒化膜パタ
ーン及び露出された多結晶シリコン膜上にＳｉＯＮ膜を
形成させなく高温湿式酸化工程を行ってフィールド酸化
膜を形成した。
ーン及び露出された多結晶シリコン膜上にＳｉＯＮ膜を
形成させなく高温湿式酸化工程を行ってフィールド酸化
膜を形成した。
【００４８】図２０Ａ乃至図２１は前記比較例により製
造されたフィールド酸化膜の顕微鏡写真であり、図２０
Ａと図２０Ｂは断面図、図２１は表面図である。
造されたフィールド酸化膜の顕微鏡写真であり、図２０
Ａと図２０Ｂは断面図、図２１は表面図である。
【００４９】図２２Ａ乃至図２３は本発明の実施例３に
よりＳｉＯＮ膜を５０Åの厚さで形成してから製造した
フィールド酸化膜の顕微鏡写真であり、図２２Ａ及び図
２２Ｂは断面図、図２３は表面図である。
よりＳｉＯＮ膜を５０Åの厚さで形成してから製造した
フィールド酸化膜の顕微鏡写真であり、図２２Ａ及び図
２２Ｂは断面図、図２３は表面図である。
【００５０】図２０Ａ及び図２０Ｂと図２２Ａ及び図２
２Ｂとを比較してみれば、本発明により製造されたフィ
ールド酸化膜においてバーズビーク（矢印で示された部
分）が著しく減っていることが判る。さらに、図２１を
調べてみると、従来の製造方法によればフィールド酸化
膜の異常成長、即ちバーズビークによるストレスを受け
て活性領域が優れた表面特性を有することができなく臨
界寸法（ＣＤ）も不良である反面、本発明によるフィー
ルド酸化膜は図２３に示されたようにバーズビークの生
成が減少されて活性領域の表面状態が均一に形成されて
いることが判る。
２Ｂとを比較してみれば、本発明により製造されたフィ
ールド酸化膜においてバーズビーク（矢印で示された部
分）が著しく減っていることが判る。さらに、図２１を
調べてみると、従来の製造方法によればフィールド酸化
膜の異常成長、即ちバーズビークによるストレスを受け
て活性領域が優れた表面特性を有することができなく臨
界寸法（ＣＤ）も不良である反面、本発明によるフィー
ルド酸化膜は図２３に示されたようにバーズビークの生
成が減少されて活性領域の表面状態が均一に形成されて
いることが判る。
【００５１】
【発明の効果】以上、本発明によれば半導体装置の素子
分離領域の形成時発生するバーズビークを減らし得る。
これは、本発明に用いられているＳｉＯＮ膜が窒化膜と
酸化膜の両性を有しているので、フィールド酸化膜の形
成される部分には酸化に欠かせない水蒸気、特に酸素
（０2 ）を容易に供給し、バーズビークの発生原因であ
る窒化膜のリフトを防止することによってバーズビーク
の発生を減少させる。
分離領域の形成時発生するバーズビークを減らし得る。
これは、本発明に用いられているＳｉＯＮ膜が窒化膜と
酸化膜の両性を有しているので、フィールド酸化膜の形
成される部分には酸化に欠かせない水蒸気、特に酸素
（０2 ）を容易に供給し、バーズビークの発生原因であ
る窒化膜のリフトを防止することによってバーズビーク
の発生を減少させる。
【図１】 従来のＬＯＣＯＳ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図２】 従来のＬＯＣＯＳ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図３】 従来のＬＯＣＯＳ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図４】 従来のＬＯＣＯＳ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図５】 従来のＳＥＰＯＸ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図６】 従来のＳＥＰＯＸ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図７】 従来のＳＥＰＯＸ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図８】 従来のＳＥＰＯＸ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図９】 従来のＳＥＰＯＸ法による半導体装置の素子
分離方法を段階別に示す図面である。
分離方法を段階別に示す図面である。
【図１０】 本発明のＬＯＣＯＳ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１１】 本発明のＬＯＣＯＳ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１２】 本発明のＬＯＣＯＳ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１３】 本発明のＬＯＣＯＳ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１４】 本発明のＳＥＰＯＸ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１５】 本発明のＳＥＰＯＸ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１６】 本発明のＳＥＰＯＸ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１７】 本発明のＳＥＰＯＸ法による半導体装置の
素子分離方法を示す断面図である。
素子分離方法を示す断面図である。
【図１８】 Ａ及びＢは本発明の実施例１により形成さ
れたアィールド酸化膜の断面及び表面を示す顕微鏡写真
である。
れたアィールド酸化膜の断面及び表面を示す顕微鏡写真
である。
【図１９】 本発明の実施例１により形成されたアィー
ルド酸化膜の断面及び表面を示す顕微鏡写真である。
ルド酸化膜の断面及び表面を示す顕微鏡写真である。
【図２０】 Ａ及びＢは従来のＳＥＰＯＸ法により形成
されたフィールド酸化膜の断面を示す顕微鏡写真であ
る。
されたフィールド酸化膜の断面を示す顕微鏡写真であ
る。
【図２１】 従来のＳＥＰＯＸ法により形成されたフィ
ールド酸化膜の表面を示す顕微鏡写真である。
ールド酸化膜の表面を示す顕微鏡写真である。
【図２２】 Ａ及びＢは本発明の実施例３により形成さ
れたフィールド酸化膜の断面を示す顕微鏡写真である。
れたフィールド酸化膜の断面を示す顕微鏡写真である。
【図２３】 本発明の実施例３により形成されたフィー
ルド酸化膜の表面を示す顕微鏡写真である。
ルド酸化膜の表面を示す顕微鏡写真である。
１００…半導体基板、 １０２…パッド酸化膜、 １０４…窒化膜、 １０４Ａ…窒化膜パターン、 １０６…フォトレジストパターン、 １０８…ＳｉＯＮ膜、 １１０Ａ…酸化膜、 １１０Ｂ…フィールド酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 在 京 大韓民国京畿道水原市長安區棗園洞510番 地 碧山アパート106棟205號
Claims (12)
- 【請求項１】 半導体基板上にパッド酸化膜、窒化膜を
順次に形成する段階と、 フィールド酸化膜として形成される前記半導体基板上の
パッド酸化膜を露出させる窒化膜パターンを写真食刻方
法で形成する段階と、 前記窒化膜パターン及び露出されたパッド酸化膜の全面
にＳｉＯＮ膜を形成する段階と、 前記ＳｉＯＮ膜の形成されたシリコン基板を熱酸化させ
て酸化膜を形成する段階と、 前記ＳｉＯＮ膜、窒化膜パターン及びパッド酸化膜を順
次に取り除く段階とを具備することを特徴とする素子分
離方法。 - 【請求項２】 前記ＳｉＯＮ膜はシラン（ＳｉＨ4 ）及
びジクロロシラン（ＳｉＨ2 Ｃｌ2 ）よりなる群から選
択されたいずれか一つのガスとＮＨ4 + とＮ2 Ｏ2+との
混合ガスを用いて形成されることを特徴とする請求項１
に記載の素子分離方法。 - 【請求項３】 前記混合ガスはＮＨ4 + 、Ｎ2 Ｏ2+及び
ＳｉＨ2 Ｃｌ2 を含み、該混合比率はＳｉＨ2 Ｃｌ2 ：
ＮＨ4 + は１：５乃至１：１５であり、ＳｉＨ2 Ｃ
ｌ2 ：Ｎ2 Ｏ2+は１：５乃至１：１５であることを特徴
とする請求項２に記載の素子分離方法。 - 【請求項４】 前記混合ガスはＮＨ4 + 、Ｎ2 Ｏ2+及び
ＳｉＨ4 を含み、該混合比率はＳｉＨ4 ：ＮＨ4 + は
１：５乃至１：１５であり、ＳｉＨ4 ：Ｎ2 Ｏ2+は１：
５乃至１：１５であることを特徴とする請求項２に記載
の素子分離方法。 - 【請求項５】 前記ＳｉＯＮ膜は３０乃至１５０Åの厚
さで形成することを特徴とする請求項１に記載の素子分
離方法。 - 【請求項６】 前記熱酸化工程は９５０乃至１１００℃
で行われることを特徴とする請求項１に記載の素子分離
方法。 - 【請求項７】 半導体基板上にパッド酸化膜、ポリシリ
コン膜及び窒化膜を順次形成する段階と、 フィールド酸化膜として形成される多結晶シリコン膜を
露出させる窒化膜パターンを写真食刻方法で形成する段
階と、 前記窒化膜パターン及び露出された多結晶シリコン膜上
にＳｉＯＮ膜を形成する段階と、 前記ＳｉＯＮ膜の形成された前記露出された多結晶シリ
コン膜を熱酸化させて酸化膜を形成する段階と、 前記ＳｉＯＮ膜、窒化膜パターン、酸化されないポリシ
リコン膜及びパッド酸化膜を取り除く段階とを具備する
ことを特徴とする素子分離方法。 - 【請求項８】 前記ＳｉＯＮ膜はＳｉＨ4 及びＳｉＨ2
Ｃｌ2 よりなる群から選択されたいずれか一つのガスと
ＮＨ4 + とＮ2 Ｏ2+との混合ガスを用いて形成されるこ
とを特徴とする請求項７に記載の素子分離方法。 - 【請求項９】 前記混合ガスはＮＨ4 + 、Ｎ2 Ｏ2+及び
ＳｉＨ2 Ｃｌ2 を含み、該混合比率はＳｉＨ2 Ｃｌ2 ：
ＮＨ4 + は１：５乃至１：１５であり、ＳｉＨ2 Ｃ
ｌ2 ：Ｎ2 Ｏ2+は１：５乃至１：１５であることを特徴
とする請求項８に記載の素子分離方法。 - 【請求項１０】 前記混合ガスはＮＨ4 + 、Ｎ2 Ｏ2+及
びＳｉＨ4 を含み、該混合比率はＳｉＨ4 ：ＮＨ4 + は
１：５乃至１：１５であり、ＳｉＨ4 ：Ｎ2Ｏ2+は１：
５乃至１：１５であることを特徴とする請求項８に記載
の素子分離方法。 - 【請求項１１】 前記ＳｉＯＮ膜は３０乃至１５０Åの
厚さで形成することを特徴とする請求項７に記載の素子
分離方法。 - 【請求項１２】 前記熱酸化工程は９５０乃至１１００
℃で行われることを特徴とする請求項７に記載の半導体
装置の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050695A KR100189992B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 장치의 소자 분리 방법 |
| KR95P50695 | 1995-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181070A true JPH09181070A (ja) | 1997-07-11 |
| JP3950189B2 JP3950189B2 (ja) | 2007-07-25 |
Family
ID=19440595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29341296A Expired - Fee Related JP3950189B2 (ja) | 1995-12-15 | 1996-10-15 | 素子分離方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5814551A (ja) |
| JP (1) | JP3950189B2 (ja) |
| KR (1) | KR100189992B1 (ja) |
| TW (1) | TW312835B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972746A (en) * | 1996-10-08 | 1999-10-26 | Mosel Vitelic, Inc. | Method for manufacturing semiconductor devices using double-charged implantation |
| KR100232898B1 (ko) * | 1997-05-07 | 1999-12-01 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
| US5989957A (en) * | 1997-05-21 | 1999-11-23 | Advanced Micro Devices | Process for fabricating semiconductor memory device with high data retention including silicon oxynitride etch stop layer formed at high temperature with low hydrogen ion concentration |
| US5998277A (en) * | 1998-03-13 | 1999-12-07 | Texas Instruments - Acer Incorporated | Method to form global planarized shallow trench isolation |
| US6117733A (en) * | 1998-05-27 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Poly tip formation and self-align source process for split-gate flash cell |
| US6239003B1 (en) * | 1998-06-16 | 2001-05-29 | Texas Instruments Incorporated | Method of simultaneous fabrication of isolation and gate regions in a semiconductor device |
| US6096613A (en) * | 1998-06-26 | 2000-08-01 | Acer Semiconductor Manufacturing Inc. | Method for poly-buffered locos without pitting formation |
| US5879992A (en) * | 1998-07-15 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating step poly to improve program speed in split gate flash |
| US6121088A (en) * | 1998-09-17 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of undoped polysilicon as the floating-gate of a split-gate flash cell |
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| JP2005332996A (ja) * | 2004-05-20 | 2005-12-02 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| KR100855960B1 (ko) * | 2005-09-20 | 2008-09-02 | 삼성전자주식회사 | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 |
| TWI424803B (zh) | 2008-06-11 | 2014-01-21 | System General Corp | 端蓋板及具有該端蓋板之馬達轉子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002188B1 (ko) * | 1992-02-12 | 1995-03-14 | 삼성전자주식회사 | 반도체 장치의 소자분리 방법 |
| JPH06216120A (ja) * | 1992-12-03 | 1994-08-05 | Motorola Inc | 集積回路の電気的分離構造の形成方法 |
| JPH0897202A (ja) * | 1994-09-22 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-12-15 KR KR1019950050695A patent/KR100189992B1/ko not_active IP Right Cessation
-
1996
- 1996-09-06 TW TW085110935A patent/TW312835B/zh active
- 1996-10-15 JP JP29341296A patent/JP3950189B2/ja not_active Expired - Fee Related
- 1996-11-19 US US08/751,992 patent/US5814551A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3950189B2 (ja) | 2007-07-25 |
| TW312835B (ja) | 1997-08-11 |
| KR970053395A (ko) | 1997-07-31 |
| KR100189992B1 (ko) | 1999-06-01 |
| US5814551A (en) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521963B2 (ja) | 半導体装置の分離方法 | |
| JPH06302685A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH03132034A (ja) | 半導体デバイスの製造方法 | |
| JPH09181070A (ja) | 素子分離方法 | |
| US4039359A (en) | Method of manufacturing a flattened semiconductor device | |
| US4465705A (en) | Method of making semiconductor devices | |
| US4088516A (en) | Method of manufacturing a semiconductor device | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH0254657B2 (ja) | ||
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| US20010029085A1 (en) | Methods of forming field oxide and active area regions on a semiconductor substrate | |
| JP3071133B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6171646A (ja) | 半導体素子の製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100327661B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPH06177124A (ja) | 半導体装置の製造方法 | |
| JPH07249619A (ja) | 半導体装置の製造方法 | |
| JPH01256147A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |