JPH07249619A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07249619A JPH07249619A JP4020494A JP4020494A JPH07249619A JP H07249619 A JPH07249619 A JP H07249619A JP 4020494 A JP4020494 A JP 4020494A JP 4020494 A JP4020494 A JP 4020494A JP H07249619 A JPH07249619 A JP H07249619A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- bird
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 LOCOS 法によるフィールド酸化膜形成に関
し, バーズビークの量を低減する。 【構成】 １）半導体基板 1上に酸化シリコン膜 2を形
成し，該酸化シリコン膜2の上に成膜温度 850℃以上で
窒化シリコン膜 3を成膜し，該窒化シリコン膜 3をパタ
ーニングしてその一部を除去する工程と，該窒化シリコ
ン膜 3をマスクにして該半導体基板 1を酸化する, ２）前記窒化シリコン膜 3が気相成長法により成膜され
る。
し, バーズビークの量を低減する。 【構成】 １）半導体基板 1上に酸化シリコン膜 2を形
成し，該酸化シリコン膜2の上に成膜温度 850℃以上で
窒化シリコン膜 3を成膜し，該窒化シリコン膜 3をパタ
ーニングしてその一部を除去する工程と，該窒化シリコ
ン膜 3をマスクにして該半導体基板 1を酸化する, ２）前記窒化シリコン膜 3が気相成長法により成膜され
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に, 素子分離用フィールド酸化膜形成のための
選択酸化(LOCOS) 法に関する。
係り，特に, 素子分離用フィールド酸化膜形成のための
選択酸化(LOCOS) 法に関する。
【０００２】今日の半導体装置における素子分離は主に
LOCOS 法が用いられているが，この方法では, 素子分離
領域に囲まれた素子領域の端にバーズビークと呼ばれる
酸化膜の浸入現象が起こる。半導体装置の高集積化に伴
いバーズビークの量がその微細化の大きな障害となって
いる。LOCOS 法を用いた素子分離によってさらに微細化
を行うには，バーズビークの量を少なくすることが必要
である。
LOCOS 法が用いられているが，この方法では, 素子分離
領域に囲まれた素子領域の端にバーズビークと呼ばれる
酸化膜の浸入現象が起こる。半導体装置の高集積化に伴
いバーズビークの量がその微細化の大きな障害となって
いる。LOCOS 法を用いた素子分離によってさらに微細化
を行うには，バーズビークの量を少なくすることが必要
である。
【０００３】
【従来の技術】LOCOS 法では，まず, 基板上にストレス
緩和のための熱酸化による薄い酸化シリコン(SiO2)膜と
窒化シリコン(Si3N4) 膜を順に成膜する。通常, 窒化シ
リコン膜は成膜温度を 700〜800 ℃で行っている。
緩和のための熱酸化による薄い酸化シリコン(SiO2)膜と
窒化シリコン(Si3N4) 膜を順に成膜する。通常, 窒化シ
リコン膜は成膜温度を 700〜800 ℃で行っている。
【０００４】通常，半導体装置の製造プロセスでは，パ
ターンの微細化に伴い低温プロセスが用いられるので，
この成膜も必要以上の高温で成長しなかった。次いで，
リソグラフィ技術とエッチング技術を用いて, 窒化シリ
コン膜をパターニングして素子領域の上を残し, 熱酸化
することにより窒化シリコン膜のない領域に厚いフィー
ルド酸化膜を形成している。
ターンの微細化に伴い低温プロセスが用いられるので，
この成膜も必要以上の高温で成長しなかった。次いで，
リソグラフィ技術とエッチング技術を用いて, 窒化シリ
コン膜をパターニングして素子領域の上を残し, 熱酸化
することにより窒化シリコン膜のない領域に厚いフィー
ルド酸化膜を形成している。
【０００５】熱酸化の際に, 窒化シリコン膜の下に潜り
込む酸化シリコン膜がバーズビークであるが，従来法に
よる窒化シリコン膜の成膜ではバーズビークの量が微細
なパターンサイズに対して無視できないほど大きくな
る。
込む酸化シリコン膜がバーズビークであるが，従来法に
よる窒化シリコン膜の成膜ではバーズビークの量が微細
なパターンサイズに対して無視できないほど大きくな
る。
【０００６】
【発明が解決しようとする課題】バーズビークの量が大
きくなると, 微細化されたパターンでは素子面積がバー
ズビークの成長分だけ小さくなり，パターンの微細化を
阻害する。さらに，基板と配線間のコンタクトがとれな
いほどの障害が発生する。
きくなると, 微細化されたパターンでは素子面積がバー
ズビークの成長分だけ小さくなり，パターンの微細化を
阻害する。さらに，基板と配線間のコンタクトがとれな
いほどの障害が発生する。
【０００７】本発明はLOCOS 法によるフィールド酸化膜
形成の際に生成するバーズビークの量を低減することを
目的とする。
形成の際に生成するバーズビークの量を低減することを
目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は， １）半導体基板 1上に酸化シリコン膜 2を形成し，該酸
化シリコン膜 2の上に成膜温度 850℃以上で窒化シリコ
ン膜 3を成膜し，該窒化シリコン膜 3をパターニングし
てその一部を除去する工程と，該窒化シリコン膜 3をマ
スクにして該半導体基板 1を酸化する工程とを有する半
導体装置の製造方法, あるいは ２）前記窒化シリコン膜 3が気相成長法により成膜され
る前記１記載の半導体装置の製造方法により達成され
る。
化シリコン膜 2の上に成膜温度 850℃以上で窒化シリコ
ン膜 3を成膜し，該窒化シリコン膜 3をパターニングし
てその一部を除去する工程と，該窒化シリコン膜 3をマ
スクにして該半導体基板 1を酸化する工程とを有する半
導体装置の製造方法, あるいは ２）前記窒化シリコン膜 3が気相成長法により成膜され
る前記１記載の半導体装置の製造方法により達成され
る。
【０００９】
【作用】本発明では, 窒化シリコン膜の成膜温度を 850
℃以上に上げることにより窒化シリコン膜の硬度を上
げ, 素子領域端における窒化シリコン膜のめくれ上がり
を抑えることにより, バーズビークの量を低減してい
る。
℃以上に上げることにより窒化シリコン膜の硬度を上
げ, 素子領域端における窒化シリコン膜のめくれ上がり
を抑えることにより, バーズビークの量を低減してい
る。
【００１０】バーズビークは, フィールド酸化膜形成時
のフィールド酸化によるストレスによって，窒化シリコ
ン膜パターンの端が基板から持ち上がるため，そこに酸
化種が入り込み易くなるのが原因で起こる。そこで，窒
化シリコン膜パターンの端が持ち上がりにくくなるよう
に, 窒化シリコン膜を硬くすれば酸化種は入り込みにく
く，バーズビークの量を少なくできる。
のフィールド酸化によるストレスによって，窒化シリコ
ン膜パターンの端が基板から持ち上がるため，そこに酸
化種が入り込み易くなるのが原因で起こる。そこで，窒
化シリコン膜パターンの端が持ち上がりにくくなるよう
に, 窒化シリコン膜を硬くすれば酸化種は入り込みにく
く，バーズビークの量を少なくできる。
【００１１】本発明者は窒化シリコン膜の硬度を上げる
方法として, その成膜温度に着目して図２に示される実
験データを求め，この結果を利用して成膜温度を従来例
より上げることにした。
方法として, その成膜温度に着目して図２に示される実
験データを求め，この結果を利用して成膜温度を従来例
より上げることにした。
【００１２】図２は本発明の原理説明図で, 窒化シリコ
ン膜の成膜温度に対する硬度の関係を示す図である。硬
度はビッカース硬度を用いた。この結果，成膜温度が 7
50℃に対して硬度が2600であるのに対して, 950℃では
3100になる。
ン膜の成膜温度に対する硬度の関係を示す図である。硬
度はビッカース硬度を用いた。この結果，成膜温度が 7
50℃に対して硬度が2600であるのに対して, 950℃では
3100になる。
【００１３】前記のように，微細化に伴う低温プロセス
の要請から従来は 800℃以下の温度で成膜していたが,
本発明では，フィールド酸化は拡散プロセスの前工程で
あるため熱処理による拡散の進行を心配することはな
く, また, 熱酸化に用いる1000℃近傍の温度ではシリコ
ン基板自身の特性にも影響を与えないことも経験的にわ
かっている。従って, 本発明では上記実験の結果より 8
50℃以上と限定した。
の要請から従来は 800℃以下の温度で成膜していたが,
本発明では，フィールド酸化は拡散プロセスの前工程で
あるため熱処理による拡散の進行を心配することはな
く, また, 熱酸化に用いる1000℃近傍の温度ではシリコ
ン基板自身の特性にも影響を与えないことも経験的にわ
かっている。従って, 本発明では上記実験の結果より 8
50℃以上と限定した。
【００１４】本発明によれば，窒化シリコン膜を成膜し
た後に熱処理する方法や，イオン注入する方法に比べ
て，成膜温度を上げるだけで効果が生じるので，工程数
を増やすことはない。
た後に熱処理する方法や，イオン注入する方法に比べ
て，成膜温度を上げるだけで効果が生じるので，工程数
を増やすことはない。
【００１５】
【実施例】図１(A),(B) は本発明の実施例の説明図であ
る。図１(A) は試料の断面図, 図１(B) は本発明の効果
を示す図である。
る。図１(A) は試料の断面図, 図１(B) は本発明の効果
を示す図である。
【００１６】試料は，シリコン(Si)基板 1上に，熱酸化
により厚さ 500Åの酸化シリコン(SiO2)膜 2を形成し，
その上に，気相成長(CVD) 法を用いて厚さ1150Åの窒化
シリコン(Si3N4) 膜 3を順に成膜し，パターニングして
フィールド酸化 4を形成した場合の窒化シリコンの成膜
温度に対するバーズビーク 5の量を示す。この際,窒化
シリコン膜 3のパターニングは通常ドライエッチングで
行うが, ウエットエッチングで行ってもよい。
により厚さ 500Åの酸化シリコン(SiO2)膜 2を形成し，
その上に，気相成長(CVD) 法を用いて厚さ1150Åの窒化
シリコン(Si3N4) 膜 3を順に成膜し，パターニングして
フィールド酸化 4を形成した場合の窒化シリコンの成膜
温度に対するバーズビーク 5の量を示す。この際,窒化
シリコン膜 3のパターニングは通常ドライエッチングで
行うが, ウエットエッチングで行ってもよい。
【００１７】窒化シリコンの成膜条件の一例を次に示
す。 原料ガス： SiH4 又は SiH2Cl2 5 SCCM NH3 300 SCCM ガス圧力： 3 Torr 基板温度： 750, 800, 850, 900, 950℃ 図からわかるように，バーズビークの量の温度依存性は
750℃より 800℃の間では少ないが, 800℃を越えると
急に大きくなる。そして, 950℃近傍で飽和しはじめ
る。
す。 原料ガス： SiH4 又は SiH2Cl2 5 SCCM NH3 300 SCCM ガス圧力： 3 Torr 基板温度： 750, 800, 850, 900, 950℃ 図からわかるように，バーズビークの量の温度依存性は
750℃より 800℃の間では少ないが, 800℃を越えると
急に大きくなる。そして, 950℃近傍で飽和しはじめ
る。
【００１８】窒化シリコンの膜厚を実施例より厚くして
も, バーズビークの量を低減できるが, デバイスパター
ンの微細化を阻害することになるので，実施例では従来
の厚さを維持したままで効果が生じる。
も, バーズビークの量を低減できるが, デバイスパター
ンの微細化を阻害することになるので，実施例では従来
の厚さを維持したままで効果が生じる。
【００１９】
【発明の効果】本発明によれば, LOCOS 法によるフィー
ルド酸化膜形成の際に生成するバーズビークの量を低減
することができ, デバイスの微細化に寄与することがで
きる。
ルド酸化膜形成の際に生成するバーズビークの量を低減
することができ, デバイスの微細化に寄与することがで
きる。
【００２０】また，本発明は単に成膜温度を高くするだ
けで効果があるため，工程数を増やすことはない。
けで効果があるため，工程数を増やすことはない。
【図１】 本発明の実施例の説明図
【図２】 本発明の原理説明図
1 半導体基板でSi基板 2 バッファ酸化膜でSiO2膜 3 耐酸化マスクでSi3N4 膜 4 バーズビーク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76
Claims (2)
- 【請求項１】 半導体基板(1) 上に酸化シリコン膜(2)
を形成し，該酸化シリコン膜(2) の上に成膜温度 850℃
以上で窒化シリコン膜(3）を成膜し，該窒化シリコン膜
(3）をパターニングしてその一部を除去する工程と，該
窒化シリコン膜(3）をマスクにして該半導体基板(1) を
酸化する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記窒化シリコン膜(3）が気相成長法に
より成膜されることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020494A JPH07249619A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020494A JPH07249619A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249619A true JPH07249619A (ja) | 1995-09-26 |
Family
ID=12574258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020494A Withdrawn JPH07249619A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249619A (ja) |
-
1994
- 1994-03-11 JP JP4020494A patent/JPH07249619A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273636B2 (ja) | 集積回路及びその製造方法 | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5712186A (en) | Method for growing field oxide to minimize birds' beak length | |
| JP3521963B2 (ja) | 半導体装置の分離方法 | |
| JPS6228578B2 (ja) | ||
| JPH07321194A (ja) | 半導体装置の素子分離層の形成方法 | |
| JPH09181070A (ja) | 素子分離方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPH0917780A (ja) | 半導体装置の素子分離膜の形成方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPH07249619A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH05243215A (ja) | 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH08298261A (ja) | 素子間分離領域形成方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 | |
| KR20000065843A (ko) | 반도체 장치의 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |