JPH05243215A - 改良型ポリ−バッファ型locos構成体製造方法 - Google Patents

改良型ポリ−バッファ型locos構成体製造方法

Info

Publication number
JPH05243215A
JPH05243215A JP33822092A JP33822092A JPH05243215A JP H05243215 A JPH05243215 A JP H05243215A JP 33822092 A JP33822092 A JP 33822092A JP 33822092 A JP33822092 A JP 33822092A JP H05243215 A JPH05243215 A JP H05243215A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
polysilicon
pad oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33822092A
Other languages
English (en)
Inventor
Che-Chia Wei
ウェイ チェ−シア
Robert L Hodges
エル. ホッジ ロバート
Frank R Bryant
アール. ブライアント フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05243215A publication Critical patent/JPH05243215A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 基板上にパッド酸化物層を形成することにより改良した
ポリ−バッファ型LOCOSプロセスを構成する方法が
提供される。パッド酸化物層上に第一窒化物層を形成
し、且つ第一窒化物層上にポリシリコン層を形成する。
第二窒化物層、ポリシリコン層、第一窒化物層及びパッ
ド酸化物層を貫通して開口をエッチングし、下側に存在
する基板の一部を露出させる。次いで、該開口内にフィ
ールド酸化物領域を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、改良型ポリバッ
ファ型LOCOS構成体を製造する方法及びその方法に
より形成された構成体に関するものである。
【0002】
【従来の技術】サブミクロンの特徴寸法を得且つ集積回
路上に形成されるデバイス数を増加させるために半導体
集積回路を小型化する傾向は、デバイス間により小さな
分離領域を設けることを必要としている。デバイスが形
成される活性区域は、フィールド酸化物として知られる
酸化物層により分離される。しかしながら、活性区域を
分離するために使用される技術は、ますます小型化する
デバイスの幾何学的形状に歩調を併せて進歩して来た訳
ではない。
【0003】分離技術は多様な条件に叶うものでなけれ
ばならない。第一に、活性区域は密接して近接したもの
でなければならない。第二に、「バードビーク」として
知られる活性区域内へのフィールド酸化物の横方向エン
クローチメント(侵入)即ちテーパ形状は最小とされる
べきである。第三に、活性デバイス間のリーク電流は無
視可能なものとすべきである。第四に、フィールド酸化
物領域を形成するプロセスは、標準的な集積回路製造プ
ロセスの流れと共に使用するのに容易に適合可能なもの
であって且つデバイスのパラメータに悪影響を与えるも
のであってはならない。
【0004】長年の間、デバイスを分離する場合のフィ
ールド酸化物領域のバードビークを減少するための多く
の方法が提案されている。デバイスを分離する方法の一
つであるLOCOS即ちシリコン局所酸化技術は、デバ
イス間に分離用の二酸化シリコン領域を形成するもので
ある。このLOCOSプロセスは分離領域のために必要
とされる区域を減少させ且つ寄生容量を減少する上で顕
著な技術的改良であった。
【0005】LOCOSにおいては、応力緩和パッド酸
化物層上において窒化シリコンを付着形成し且つパター
ン形成する。この窒化シリコン層は、後の酸化を所望し
ない区域にわたって維持される。従って、フィールド酸
化物を成長すべき箇所においては、窒化シリコンをエッ
チングしてパッド酸化物の一部を露出させる。露出され
たパッド酸化物を熱酸化してフィールド酸化物領域を形
成した後に、窒化シリコン層を除去する。
【0006】しかしながら、LOCOSの場合にもいく
つかの問題が発生した。当初のLOCOS形態における
熱酸化は、常に、窒化シリコンマスクの下側に成長する
活性区域内へのフィールド酸化物の横方向エンクローチ
メント即ちバードビークを発生するものであった。この
バードビークは活性区域を実質的に犠牲にするものであ
り、それは1.5ミクロン以下の特徴寸法の場合には顕
著なものとなる。活性区域は窒化物層の初期の寸法より
も小さなものとなる。
【0007】LOCOSにおけるバードビークを抑圧す
るための試み、例えばより厚い窒化物層を形成すること
等は、シリコン基板と窒化シリコン層との間の熱膨張係
数差のために、近くの基板内に応力に関係した欠陥を発
生していた。これらの応力に関係した欠陥を回避するた
めの試みにおいてはプロセスの複雑性が著しく増加し
た。サブミクロンの幾何学的形状を得るためには、バー
ドビーク現象の場合に発生するような活性区域の物理的
な損失があってはならないか又は殆どあってはならな
い。
【0008】バードビーク効果を減少させるために、パ
ッド酸化物層と窒化物層との間にポリシリコン層を使用
することが提案されており、そのことについては、19
83年10月4日付けで発行された米国特許第4,40
7,696号(Han etal.)に詳細に記載され
ている。ポリ−バッファ型LOCOS即ちPBLOCO
Sとして知られるLOCOSプロセスにおいてポリシリ
コン層を使用することは、シリコン基板と該基板の上側
に存在する厚い窒化シリコン層との間の異なる熱膨張係
数により発生される応力から発生する酸化有機型積層欠
陥を減少させるために使用される。Tin−hwang
Lin et al.著「PBLOCOSにおけるツ
イン−白−リボン効果及びピット形成メカニズム(Tw
in−White Ribbon Effect an
d Pit Formation Mechanism
in PBLOCOS)」、ジャーナル・オブ・エレ
クトロケミカル・ソサエテイ、Vol.138.No
7.1991年7月の文献において詳細に記載されてい
る如く、ポリシリコン層は窒化シリコンにより発生され
る過剰な応力を吸収し、且つオキシダントの横方向エン
クローチメントを防止し、その際にバードビークを減少
させている。
【0009】ポリ−バッファ型LOCOSを使用して成
長させたフィールド酸化物層は、シリコン基板から派生
した酸化物と、パッド酸化物層の一部と、ポリシリコン
層から派生した酸化物とを有している。その後に、窒化
物層と、ポリシリコン層とパッド酸化物とをエッチング
する。ポリ−バッファ型LOCOSプロセスは、標準的
なLOCOSと比較してバードビーク区域を減少させ、
窒化物マスク下側の活性区域内へのフィールド酸化物の
テーパ状の部分のエンクローチメントをより少ないもの
とさせている。しかしながら、ポリシリコン層の酸化の
ために、バードビーク効果はいまだ存在している。
【0010】ポリ−バッファ型LOCOSを使用してバ
ードビーク区域を更に減少させるために、J.M.Su
ng et al.著「逆L形状シール型ポリ−バッフ
ァLOCOS技術 Reverse L−Shape
Sealed Poly−Buffer LOCOS
Technology)」、IEEE、1990年、5
49−551頁の文献に記載されている提案によれば、
従来のプロセスにおける如く基板上にパッド酸化物を形
成する。該酸化物上にポリシリコン層を形成し、且つ該
ポリシリコン上に窒化シリコン層を形成する。窒化物/
ポリシリコン積層体をパッド酸化物に達するまでエッチ
ングする。次いで、該パッド酸化物を選択的にエッチン
グして、ポリシリコン下側に横方向のアンダーカットが
発生する。次いで、新たなバッファ酸化物層を成長させ
る。次いで、横方向アンダーカットの区域内及びポリシ
リコンの側部に沿って窒化物スペーサを形成する。この
文献によれば、ポリシリコンが酸化することが不可能で
あるので、活性区域内にフィールド酸化物が成長される
場合のバードビークが減少されることを示している。
【0011】窒化物側壁はバードビークを減少させる
が、ポリシリコン層の上の厚い窒化物層がシリコン基板
内に欠陥を誘発することを防止するものではない。蒸気
雰囲気中においてフィールド酸化物領域を形成する期間
中に、化学反応が起こり、その場合に水分子が窒化シリ
コンと反応して酸化物とアンモニアとを形成する。この
アンモニアがポリシリコンと反応することによりポリシ
リコン層内において窒化物化が発生する。この化学反応
はポリシリコン内に窒化シリコンピット即ち欠陥を形成
する。従って、ポリシリコン上の窒化物層をエッチング
除去すると、ポリシリコン内のこれらの窒化シリコンピ
ットもエッチング除去され、その際に下側に存在する酸
化物層内に欠陥即ちピットを発生させる。ポリシリコン
を後にエッチング除去すると、このエッチステップは酸
化物内の欠陥を介して進行しかつ基板に転送される。
【0012】ポリシリコン層と酸化物との間に窒化物層
が形成されていると、ポリシリコン層内のピット形成は
下側に存在する酸化層へ転送されることはない。バード
ビークを減少させると共に酸化物層及び基板内の欠陥を
減少させることが望ましい。更に、プロセス即ち処理の
複雑性を減少させかつ標準的な集積回路製造処理の流れ
と共に使用すべく容易に適合可能であることが望まし
い。
【0013】
【課題を解決するための手段】本発明は、基板の一部の
上にパッド酸化物層を形成することにより、集積回路製
造方法及びその方法により形成される集積回路に組込む
ことが可能である。パッド酸化物層上にポリシリコン層
を形成し、該ポリシリコン層は該ポリシリコン層の上表
面及び下表面上に窒化シリコンを有している。パッド酸
化物層により被覆されていない基板の一部の上にフィー
ルド酸化物領域を形成する。
【0014】
【実施例】以下に説明する処理のステップ及び構成は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術に関連して実施することが可能
なものであり、本発明をより良く理解するために必要な
重要な処理のステップについて特に重点的に説明する。
尚、本発明に基づいて製造する集積回路の一部の概略断
面を示した添付の図面は、縮尺通りに描いたものではな
く、本発明の重要な特徴をより良く示すために適宜拡縮
して示してある。
【0015】図1を参照すると、シリコン基板10上に
集積回路を形成する。基板10上に応力緩和パッド酸化
物層12を成長させる。パッド酸化物層12は、典型的
に、約10乃至300Åの間の厚さを有している。酸化
物層12の上に第一窒化シリコン層(Si34 )14
を形成することが可能である。層14は、典型的に、約
10乃至200Åの間の厚さを有している。層14は、
当該技術分野において公知の如くCVDによるか、又は
酸化物層12の迅速熱窒化物化(RTN)により形成す
ることが可能である。酸化物層のRTNでは、第一窒化
シリコン層14の下側により小さなパッド酸化物層12
が得られる。
【0016】次いで、第一窒化シリコン層14上に約5
0乃至1000Åの間の厚さを有するポリシリコンバッ
ファ層16を付着形成する。ポリシリコンバッファ層1
6の上に第二窒化シリコン層18を付着形成する。この
第二窒化シリコン層18は約500乃至3000Åの間
の厚さを有している。
【0017】図2を参照すると、第二窒化シリコン層1
8及びポリシリコン層16を貫通して開口20をエッチ
ングし、分離領域即ちフィールド酸化物領域を形成すべ
き区域を画定する。この開口は、第一窒化シリコン層1
4及び酸化物層12を貫通して更にエッチングさせるこ
とが可能である。しかしながら、少なくとも酸化物層1
2を維持することにより利点が存在しており、即ち、そ
れが第二窒化シリコン層18及びポリシリコン層16に
対するエッチストップとして作用するということであ
る。
【0018】この段階において、第一窒化物層14もエ
ッチング除去されるか又は第一窒化物層14及び酸化物
層12がエッチング除去される場合には、シリコン基板
10内への注入はチャンネルストップを形成するために
行うことが可能である。矢印23で示した如く注入が行
われる場合には、イオンは、シリコン基板10内へ浸透
するのに充分なエネルギを有するものであるが、第二窒
化物層18を貫通するのに充分なエネルギを有するもの
ではなく、従って注入は開口20を介してのみ行われ
る。少なくとも開口20内に露出されたポリシリコンバ
ッファ層16上に第三窒化シリコン層22を形成する。
図2に示した如く、第三窒化シリコン層22は第二窒化
シリコン層18上及び開口20内に形成すべく付着形成
させることが可能であり、且つ、典型的に、約30乃至
500Åの間の厚さを有することが可能である。
【0019】図3を参照すると、第三窒化シリコン層2
2、第一窒化シリコン層14、パッド酸化物層12を開
口20内においてエッチング除去しシリコン基板10を
露出させる。一方、酸化物層12が開口20内に残存さ
せることも可能である。この段階において、前にチャン
ネルストップを形成するための注入を実施していない場
合には、矢印23で示した如くこの段階において注入を
行うことが可能である。次いで、開口20内にフィール
ド酸化物領域24を熱成長させ、それはシリコン基板1
0の一部を包含している。酸化物層12がエッチング除
去されなかった場合には、フィールド酸化物領域24が
開口20内においても酸化物層12を包含している。
【0020】ポリシリコン層16は窒化シリコンにより
封止されている。第一窒化シリコン層14は層16の下
側に形成されている。より厚い第二窒化シリコン層18
が層16の上側に形成されており、且つ第三窒化シリコ
ン層22が開口20内において露出された層16の端部
上に形成されている。窒化シリコン内にポリシリコンバ
ッファ層16を封止させることは、ポリシリコンがフィ
ールド酸化物領域24の成長期間中に酸化することを防
止する。第一窒化シリコン層14は充分に薄いので、シ
リコン基板に対し何等付加的な応力が発生されることは
ないので、ポリシリコン層16はより厚い窒化シリコン
層18とシリコン基板10との間の応力を緩和すべく作
用する。ポリシリコン層は、更に、より厚い窒化物層1
8がシリコン基板内に欠陥を誘発させることを防止す
る。
【0021】更に、窒化物層14下側の成長させた酸化
物の浸透が減少される。従って、フィールド酸化物領域
の成長期間中におけるポリシリコンが酸化出来ないため
に、バードビーク区域は実質的に減少される。次いで、
窒化物(窒化シリコン)層及びポリシリコンバッファ層
を除去してその下側に活性区域を露出させる。
【0022】図4を参照すると、上述したプロセスの変
形例が示されている。図1に示したのと同一の処理ステ
ップが行われる。次いで、第二窒化シリコン層18、ポ
リシリコン層16、第一窒化シリコン層14、酸化物層
12を所望により貫通してエッチングする。図2に示し
た第三窒化シリコン層22は付着形成していない。
【0023】図5を参照すると、次いで、開口20内に
フィールド酸化物領域24を成長させる。ポリシリコン
層16の下側に窒化物バリア層14を使用する変形プロ
セスは、図3に関して上述した如く窒化物側壁を使用す
るプロセスと同一の機能を達成する。即ち、窒化物層1
4下側の成長させた酸化物の浸透が減少され、従ってバ
ードビーク効果が減少される。更に、フィールド酸化物
領域24が成長されると、ポリシリコン内に発生される
ピットの形成は窒化物層14の下側に存在する酸化物へ
転送されることはない。
【0024】この変形プロセスにおけるバードビークの
減少は従来のLOCOSプロセスにおけるよりも著しく
大きなものであるが、窒化物側壁を使用することにより
得られるものよりも小さいものである。しかしながら、
窒化物側壁を使用しないことは、フィールド酸化物領域
の形成期間中に、活性区域の端部における窒化シリコン
と下側に存在する基板との間に発生する応力を減少させ
る。窒化物側壁が存在する場合には、窒化物側壁と基板
との熱膨張係数の違いにより、それらの間に応力が発生
する。この窒化物側壁を有することのない変形プロセス
は方法上より簡単である。開口20の底部において窒化
シリコン側壁は、形成しかつエッチング除去する必要は
ない。
【0025】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図1】 本発明の一実施例に基づく方法に従って半導
体装置構成体を製造する一段階における状態を示した概
略断面図。
【図2】 本発明の一実施例に基づく方法に従って半導
体装置構成体を製造する一段階における状態を示した概
略断面図。
【図3】 本発明の一実施例に基づく方法に従って半導
体装置構成体を製造する一段階における状態を示した概
略断面図。
【図4】 本発明の一実施例に基づく方法に従って半導
体装置構成体を製造する一段階における状態を示した概
略断面図。
【図5】 本発明の一実施例に基づく方法に従って半導
体装置構成体を製造する一段階における状態を示した概
略断面図。
【符号の説明】
10 シリコン基板 12 パッド酸化物層 14 第一窒化シリコン層 16 ポリシリコンバッファ層 18 第二窒化シリコン層 20 開口 22 第三窒化シリコン層 24 フィールド酸化物領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート エル. ホッジ アメリカ合衆国, テキサス 76040, ユーレス, シィエラ ドライブ 409 (72)発明者 フランク アール. ブライアント アメリカ合衆国, テキサス 76201, デントン, クレストウッド 2125

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路の改良型ポリ−バッファ
    型LOCOS構成体の製造方法において、 基板の一部の上にパッド酸化物層を形成し、 前記パッド酸化物層上にポリシリコン層を形成し、前記
    ポリシリコン層は前記ポリシリコン層の上表面及び下表
    面上に窒化シリコンを有しており、 前記パッド酸化物層により被覆されていない基板の一部
    の上にフィールド酸化物領域を形成する、上記各ステッ
    プを有することを特徴とする方法。
  2. 【請求項2】 請求項1において、前記ポリシリコンの
    下表面上の窒化シリコンが約10乃至200Åの厚さを
    有していることを特徴とする方法。
  3. 【請求項3】 請求項1において、前記ポリシリコンの
    上表面上の窒化シリコンが約500乃至300Åの間の
    厚さを有していることを特徴とする方法。
  4. 【請求項4】 請求項1において、前記パッド酸化物層
    が約10乃至200Åの厚さを有していることを特徴と
    する方法。
  5. 【請求項5】 請求項1において、前記ポリシリコン層
    が約50乃至1000Åの間の厚さを有していることを
    特徴とする方法。
  6. 【請求項6】 半導体集積回路の改良型ポリ−バッファ
    型LOCOS構成体の製造方法において、 基板上にパッド酸化物層を形成し、 前記パッド酸化物層上に第一窒化物層を形成し、 前記第一窒化物層上にポリシリコン層を形成し、 前記ポリシリコン層上に第二窒化物層を形成し、 下側に存在する基板の一部を露出させるために前記第二
    窒化物層、ポリシリコン層、第一窒化物層及びパッド酸
    化物層をパターン形成してそれらを貫通して開口をエッ
    チングし、 前記開口内にフィールド酸化物領域を形成する、上記各
    ステップを有することを特徴とする方法。
  7. 【請求項7】 半導体集積回路の一部を構成する構成体
    において、 基板、 前記基板の一部の上に配設されておりそれを貫通する開
    口を具備するパッド酸化物層、 前記パッド酸化物層上に配設された第一窒化シリコン
    層、 前記第一窒化シリコン層上に配設したポリシリコン層、 前記ポリシリコン層上に配設した第二窒化物シリコン
    層、 前記開口内に設けたフィールド酸化物領域、を有するこ
    とを特徴とする構成体。
  8. 【請求項8】 半導体集積回路の一部に対するフィール
    ド酸化物領域において、基板の一部の上にパッド酸化物
    層を形成し、前記パッド酸化物層上にポリシリコン層を
    形成し、尚前記ポリシリコン層はその上表面及び下表面
    上に窒化シリコンを有しており、且つ前記パッド酸化物
    層により被覆されていない基板の一部の上にフィールド
    酸化物領域を形成するプロセスにより形成された形状を
    持ったフィールド酸化物領域を有することを特徴とする
    フィールド酸化物領域。
JP33822092A 1991-12-18 1992-12-18 改良型ポリ−バッファ型locos構成体製造方法 Pending JPH05243215A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80940191A 1991-12-18 1991-12-18
US809401 1991-12-18

Publications (1)

Publication Number Publication Date
JPH05243215A true JPH05243215A (ja) 1993-09-21

Family

ID=25201262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33822092A Pending JPH05243215A (ja) 1991-12-18 1992-12-18 改良型ポリ−バッファ型locos構成体製造方法

Country Status (2)

Country Link
EP (1) EP0547908A3 (ja)
JP (1) JPH05243215A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
KR970008354B1 (ko) * 1994-01-12 1997-05-23 엘지반도체 주식회사 선택적 식각방법
GB2291261B (en) * 1994-07-06 1999-03-24 Hyundai Electronics Ind Method of forming a field oxide film in a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
US5159428A (en) * 1988-09-15 1992-10-27 Texas Instruments Incorporated Sidewall-sealed poly-buffered LOCOS isolation

Also Published As

Publication number Publication date
EP0547908A2 (en) 1993-06-23
EP0547908A3 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
US5260229A (en) Method of forming isolated regions of oxide
EP0526212B1 (en) Method of forming isolated regions of oxide
US4746630A (en) Method for producing recessed field oxide with improved sidewall characteristics
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
EP0687003B1 (en) Local oxidation of silicon with sidewall masked isolation process
US5236862A (en) Method of forming oxide isolation
US5326715A (en) Method for forming a field oxide film of a semiconductor device
US5512509A (en) Method for forming an isolation layer in a semiconductor device
US5926721A (en) Isolation method for semiconductor device using selective epitaxial growth
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5506440A (en) Poly-buffered LOCOS process
JPH05243215A (ja) 改良型ポリ−バッファ型locos構成体製造方法
JPH0817813A (ja) 半導体装置の製造方法
US6440819B1 (en) Method for differential trenching in conjunction with differential fieldox growth
JPH11340315A (ja) 半導体装置の製造方法
US5891788A (en) Locus isolation technique using high pressure oxidation (hipox) and protective spacers
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
EP0716442B1 (en) Integrated circuit fabrication utilizing LOCOS process
US5977607A (en) Method of forming isolated regions of oxide
US6133118A (en) Edge polysilicon buffer LOCOS isolation
KR100232883B1 (ko) 소자격리 산화막 형성방법
KR940006082B1 (ko) 반도체 소자의 분리(isolation) 방법
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
KR0167675B1 (ko) 반도체 소자의 소자분리막 형성방법