JPH06302685A - 半導体素子のフィールド酸化膜形成方法 - Google Patents

半導体素子のフィールド酸化膜形成方法

Info

Publication number
JPH06302685A
JPH06302685A JP6061512A JP6151294A JPH06302685A JP H06302685 A JPH06302685 A JP H06302685A JP 6061512 A JP6061512 A JP 6061512A JP 6151294 A JP6151294 A JP 6151294A JP H06302685 A JPH06302685 A JP H06302685A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
field oxide
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6061512A
Other languages
English (en)
Other versions
JP2683318B2 (ja
Inventor
Se-Uk Jang
オグ ジャン セ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06302685A publication Critical patent/JPH06302685A/ja
Application granted granted Critical
Publication of JP2683318B2 publication Critical patent/JP2683318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 優れた素子分離特性を有する高度集積半導体
素子のフィールド酸化膜を得る。 【構成】半導体基板１にパッド酸化膜を形成し、このパ
ッド酸化膜を熱処理して第１の酸化窒化膜５を形成す
る。この第１の酸化窒化膜５上にポリシリコン膜３、第
１の窒化膜４を順次形成し、第１の窒化膜４、ポリシリ
コン膜３の所定部位を順次蝕刻した後、第２の窒化膜を
蒸着する。第２の窒化膜をエッチバックしてスペーサ窒
化膜６を形成した後、露出した第１の酸化窒化膜５、半
導体基板１を順次蝕刻してトレンチ７を形成する。この
後、トレンチ底部とトレンチ側壁を熱処理して第２の酸
化窒化膜９を形成し、トレンチ底部に形成した第２の酸
化窒化膜９を蝕刻して除去して、フィールド酸化膜１０
を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の製造工程の
素子分離膜形成に関し、特に活性領域を広く確保し、フ
ィールド酸化膜表面を滑らかに形成できる半導体素子の
フィールド酸化膜形成方法に関する。
【０００２】
【従来の技術】従来のフィールド酸化膜形成方法は、図
１７に示したように、シリコン基板１にパッド酸化膜
２、窒化膜４を順次蒸着した後に上記窒化膜４を選択的
に蝕刻してフィールド酸化膜を形成しようとする部分を
開放させた後、さらに窒化膜を蒸着し、エッチバック(e
tch back)してスペーサ窒化膜６を形成した後、上記窒
化膜４とスペーサ窒化膜を蝕刻マスクとしてシリコン基
板１にトレンチ７を形成する。
【０００３】図１８には図１７の構造で酸化工程を行っ
たときに形成されるフィールド酸化膜１０が示されてお
り、また、パッド酸化膜２を通じて酸素が拡散され、シ
リコン基板１の一部分も同時に酸化されてフィールド酸
化膜の耳Ｃが生じ、さらに活性領域に嘴状部分(bird's
beak)Ｄが厚く形成されるのを示している。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ようにすると、フィールド酸化膜に形成される耳と嘴状
部分は活性領域の面積を減少させるのみならず、フィー
ルド酸化膜表面が荒くなって後続工程に困難を生じると
いう問題点があった。上記した問題点を解決するため、
本発明は嘴状部分の発生要因を減少させ、活性領域をよ
り広いものにし、フィールド酸化膜の表面を滑らかに成
形して後続工程を円滑に行えるようにして、優れた素子
分離特性を有する高度集積半導体素子のフィールド酸化
膜形成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記した目的を達成する
ため、本発明にかかる第１の半導体素子のフィールド酸
化膜形成方法は、半導体基板にパッド酸化膜を形成する
工程；前記パッド酸化膜を熱処理(annealing)して第１
の酸化窒化膜を形成する工程；前記第１の酸化窒化膜上
にポリシリコン膜、第１の窒化膜を順次形成する工程；
前記第１の窒化膜、ポリシリコン膜の所定の部位を順次
蝕刻した後、第２の窒化膜を蒸着する工程；前記第２の
窒化膜をエッチバックしてスペーサ窒化膜を形成し、露
出した第１の酸化窒化膜、半導体基板を順次蝕刻してト
レンチを形成する工程；トレンチ底部とトレンチ側壁を
熱処理(annealing)して第２の酸化窒化膜を形成する工
程；及び、前記トレンチ底部に形成された第２の酸化窒
化膜を蝕刻して除去し、フィールド酸化膜を形成する工
程からなることを特徴とする。
【０００６】また、本発明に係る第２の半導体素子のフ
ィールド酸化膜形成方法は、半導体基板上にパッド酸化
膜、ポリシリコン膜、第１の窒化膜を順次形成する工
程；前記第１の窒化膜、ポリシリコン膜の所定の部位を
順次蝕刻した後、第２の窒化膜を蒸着する工程；前記第
２の窒化膜をエッチバックしてスペーサ窒化膜を形成
し、露出した第１の酸化窒化膜、半導体基板を順次蝕刻
してトレンチを形成する工程；前記トレンチ底部とトレ
ンチ側壁を熱処理(annealing)して酸化窒化膜を形成す
る工程；及び前記トレンチ底部の酸化窒化膜を蝕刻して
除去した後、フィールド酸化膜を形成する工程からなる
ことを特徴とする。
【０００７】
【発明の作用・効果】上記のように構成された本発明の
方法によるフィールド酸化膜は非等方性酸化を誘発して
側壁ポリシリコンの酸化を大幅に減少させることができ
る。したがって、嘴状部分の長さが減少し、活性領域を
より広く確保し、フィールド酸化膜の表面を滑らかに形
成することができる。また、電気的にフィールドの臨界
電圧（threshold voltage）が高められたフィールド酸
化膜を形成することができるので、パンチスルー特性が
優れた高度集積素子を製造することができる。
【０００８】
【実施例】
実施例１ 以下、図１〜図９を参照して本発明の第１実施例を詳述
する。
【０００９】図１に示したように、シリコン基板１にパ
ッド酸化膜２を５０〜２００オングストロームの厚さに
形成した後、図２に示したようにパッド酸化膜２をアン
モニア（ＮＨ2）またはＮ2Ｏガス雰囲気下で所定の温度
にて熱処理して酸化窒化膜５（請求項１記載の第１の酸
化窒化膜）を５０〜１００オングストロームの厚さに成
長させる。
【００１０】次いで、図３に示したように、ポリシリコ
ン膜３を２００〜５００オングストローム、窒化膜４
（請求項１記載の第１の窒化膜）を１５００〜３０００
オングストロームの厚さで酸化窒化膜５上に順次形成し
た後、図４に示したように、所定の大きさで上記窒化膜
４、ポリシリコン膜３を順次乾式蝕刻してフィールド酸
化膜を形成しようとする領域を開放させた後、さらに窒
化膜４’（請求項１記載の第２の窒化膜）を１５００〜
２０００オングストロームの厚さに形成する。
【００１１】次いで、図５に示したように、上記窒化膜
４をエッチバックしてスペーサ窒化膜６を形成し、酸化
窒化膜５、シリコン基板１を順次乾式蝕刻して５００〜
１０００オングストロームの深さのトレンチ７を形成し
た後、図６に示したように、トレンチ底部８とトレンチ
側壁８’をＮ2Ｏガス雰囲気下で熱処理して酸化窒化膜
９（請求項１記載の第２の酸化窒化膜）を５０〜１００
オングストロームの厚さに成長させ、図７に示したよう
に、上記トレンチ底部８の酸化窒化膜９を乾式蝕刻して
除去する。
【００１２】最後に、図８に示したように、フィールド
酸化膜１０を形成した後、図９に示したように、残留し
ている上記窒化膜４、スペーサ窒化膜６、ポリシリコン
膜３、酸化窒化膜５を除去し、フィールド酸化膜１０上
部の所定の部位を除去して平坦化させる。
【００１３】実施例２ 以下、図１０〜図１６を参照して本発明に係る第２実施
例を詳述する。
【００１４】図１０に示したように、シリコン基板１に
パッド酸化膜２を５０〜２００オングストロームの厚さ
に形成した後、ポリシリコン膜３を２００〜５００オン
グストロームの厚さに、窒化膜４（請求項２記載の第１
の窒化膜）を１５００〜３０００オングストロームの厚
さにそれぞれ形成した後、図１１に示したように、所定
の大きさで窒化膜４、ポリシリコン膜３を順次乾式蝕刻
してフィールド酸化膜を形成しようとする領域を開放さ
せた後、全体構造の上部に窒化膜４を１５００〜２００
０オングストロームの厚さに形成する。
【００１５】次いで、図１２に示したように、窒化膜
４’（請求項２記載の第２の窒化膜）をエッチバックし
てスペーサ窒化膜６を形成した後、窒化膜４’とスペー
サ窒化膜６を蝕刻マスクとしてパッド酸化膜２とシリコ
ン基板１を順次乾式蝕刻して５００〜１０００オングス
トロームの深さのトレンチ７を形成する。
【００１６】次いで、図１３に示したように、トレンチ
底部８とトレンチ側壁８’をＮ2０ガス雰囲気下で熱処
理して酸化窒化膜９（請求項２記載の第１の酸化窒化
膜）を５０〜１００オングストロームの厚さに成長させ
た後、図１４に示したように、トレンチ底部８の酸化窒
化膜９を蝕刻して除去し、図１５に示したようにフィー
ルド酸化膜１０を形成する。
【００１７】最後に、図１６に示したように、窒化膜
４、スペーサ窒化膜６、ポリシリコン膜３、パッド酸化
膜２を除去し、フィールド酸化膜１０上部の所定部位を
除去して平坦化させる。
【００１８】上記のように構成された本発明の方法によ
るフィールド酸化膜は非等方性酸化を誘発して側壁ポリ
シリコンの酸化を大幅に減少させることができる。した
がって、嘴状部分の長さが減少し、活性領域をより広く
確保し、フィールド酸化膜の表面を滑らかに形成するこ
とができる。また、電気的にフィールドの臨界電圧（th
reshold voltage）を高められたフィールド酸化膜を形
成することができるので、パンチスルー特性が優れた高
度集積素子を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例によるフィールド酸化膜形
成の第１工程を示す断面図。
【図２】本発明の第１実施例によるフィールド酸化膜形
成の第２工程を示す断面図。
【図３】本発明の第１実施例によるフィールド酸化膜形
成の第３工程を示す断面図。
【図４】本発明の第１実施例によるフィールド酸化膜形
成の第４工程を示す断面図。
【図５】本発明の第１実施例によるフィールド酸化膜形
成の第５工程を示す断面図。
【図６】本発明の第１実施例によるフィールド酸化膜形
成の第６工程を示す断面図。
【図７】本発明の第１実施例によるフィールド酸化膜形
成の第７工程を示す断面図。
【図８】本発明の第１実施例によるフィールド酸化膜形
成の第８工程を示す断面図。
【図９】本発明の第１実施例によるフィールド酸化膜形
成の第９工程を示す断面図。
【図１０】本発明の第２実施例によるフィールド酸化膜
形成の第１工程を示す断面図。
【図１１】本発明の第２実施例によるフィールド酸化膜
形成の第２工程を示す断面図。
【図１２】本発明の第２実施例によるフィールド酸化膜
形成の第３工程を示す断面図。
【図１３】本発明の第２実施例によるフィールド酸化膜
形成の第４工程を示す断面図。
【図１４】本発明の第２実施例によるフィールド酸化膜
形成の第５工程を示す断面図。
【図１５】本発明の第２実施例によるフィールド酸化膜
形成の第６工程を示す断面図。
【図１６】本発明の第２実施例によるフィールド酸化膜
形成の第７工程を示す断面図。
【図１７】従来のフィールド酸化膜形成工程を示す断面
図。
【図１８】図１７の工程を用いて形成したフィールド酸
化膜の形態を示す断面図。
【符号の説明】
１…シリコン基板、２…パッド酸化膜、３…ポリシリコ
ン膜、４…窒化膜、４’…窒化膜、５…酸化窒化膜、６
…スペーサ窒化膜、７…トレンチ、８…トレンチ底部、
８’…トレンチ側壁、９…酸化窒化膜、１０…フィール
ド酸化膜。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のフィールド酸化膜形成方法
    において、 半導体基板にパッド酸化膜を形成する工程、 前記パッド酸化膜を熱処理して第１の酸化窒化膜を形成
    する工程、 前記第の１酸化窒化膜上にポリシリコン膜、第１の窒化
    膜を順次形成する工程、 前記第１の窒化膜、ポリシリコン膜の所定部位を順次蝕
    刻した後、第２の窒化膜を蒸着する工程、 前記第の２窒化膜をエッチバックしてスペーサ窒化膜を
    形成し、露出した第１の酸化窒化膜、半導体基板を順次
    蝕刻してトレンチを形成する工程、 前記トレンチ底部と同トレンチ側壁を熱処理して第２の
    酸化窒化膜を形成する工程及び、 前記トレンチ底部に形成した第２の酸化窒化膜を蝕刻し
    て除去し、フィールド酸化膜を形成する工程からなるこ
    とを特徴とする半導体素子のフィールド酸化膜形成方
    法。
  2. 【請求項２】 前記半導体基板状に形成されるパッド酸
    化膜の厚さが、５０〜２００オングストロームであるこ
    とを特徴とする請求項１に記載の半導体素子のフィール
    ド酸化膜形成方法。
  3. 【請求項３】 前記第１の酸化窒化膜及び第２の酸化窒
    化膜を５０〜１００オングストロームの厚さに、アンモ
    ニア（ＮＨ3）またはＮ2Ｏガス雰囲気下で、形成するこ
    とを特徴とする請求項１に記載の半導体素子のフィール
    ド酸化膜形成方法。
  4. 【請求項４】 前記トレンチの深さを５００〜１０００
    オングストロームに形成することを特徴とする請求項１
    に記載の半導体素子のフィールド酸化膜形成方法。
  5. 【請求項５】 半導体素子のフィールド酸化膜形成方法
    において、 半導体基板上にパッド酸化膜、ポリシリコン膜、第１の
    窒化膜を順次形成する工程、 前記第１の窒化膜、ポリシリコン膜の素子部位を順次に
    蝕刻した後、第２の窒化膜を蒸着する工程、 前記第２の窒化膜をエッチバックしてスペーサ窒化膜を
    形成し、露出した第１の酸化窒化膜、半導体基板を順次
    蝕刻してトレンチを形成する工程、 前記トレンチ底部と同トレンチ側壁を熱処理して除去し
    た後、フィールド酸化膜を形成する工程、からなること
    を特徴とする半導体素子のフィールド酸化膜形成方法。
  6. 【請求項６】 前記半導体基板上に形成したパッド酸化
    膜が、５０〜２００オングストロームの厚さであること
    を特徴とする請求項５に記載の半導体素子のフィールド
    酸化膜形成方法。
  7. 【請求項７】 前記半導体基板に形成されるトレンチの
    深さが、５００〜１０００オングストロームであること
    を特徴とする請求項５に記載の半導体素子のフィールド
    酸化膜形成方法。
  8. 【請求項８】 前記酸化窒化膜を５０〜１００オングス
    トロームの厚さに、アンモニア（ＮＨ3）またはＮ2Ｏガ
    ス雰囲気下で、形成することを特徴とする請求項５に記
    載の半導体素子のフィールド酸化膜形成方法。
JP6061512A 1993-03-31 1994-03-30 半導体素子のフィールド酸化膜形成方法 Expired - Fee Related JP2683318B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-5468 1993-03-31
KR1019930005468A KR960005553B1 (ko) 1993-03-31 1993-03-31 필드산화막 형성 방법

Publications (2)

Publication Number Publication Date
JPH06302685A true JPH06302685A (ja) 1994-10-28
JP2683318B2 JP2683318B2 (ja) 1997-11-26

Family

ID=19353368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6061512A Expired - Fee Related JP2683318B2 (ja) 1993-03-31 1994-03-30 半導体素子のフィールド酸化膜形成方法

Country Status (3)

Country Link
US (1) US5399520A (ja)
JP (1) JP2683318B2 (ja)
KR (1) KR960005553B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419877B1 (ko) * 1997-06-30 2004-06-30 주식회사 하이닉스반도체 반도체 장치의 소자 분리 방법
KR100439109B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
KR100246975B1 (ko) * 1994-03-31 2000-03-15 오카메 히로무 반도체 장치의 제조방법
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
US5564180A (en) * 1994-11-14 1996-10-15 United Microelectronics Corp. Method of fabricating DRAM cell capacitor
KR0143713B1 (ko) * 1994-12-26 1998-07-01 김주용 트랜지스터 및 그 제조 방법
US5972773A (en) * 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
KR100190363B1 (ko) * 1995-06-28 1999-06-01 김영환 반도체 소자의 소자분리 방법
JP3394859B2 (ja) * 1995-10-18 2003-04-07 シャープ株式会社 半導体記憶装置の製造方法
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법
KR19980030859U (ko) * 1996-11-29 1998-08-17 진호선 남자용 팬티
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5643824A (en) * 1996-07-29 1997-07-01 Vanguard International Semiconductor Corporation Method of forming nitride sidewalls having spacer feet in a locos process
US5895257A (en) * 1996-08-01 1999-04-20 Taiwan Semiconductor Manfacturing Company, Ltd. LOCOS field oxide and field oxide process using silicon nitride spacers
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
KR100231484B1 (ko) * 1996-11-19 1999-11-15 문정환 필드산화막의 형성방법
US5789305A (en) * 1997-01-27 1998-08-04 Chartered Semiconductor Manufacturing Ltd. Locos with bird's beak suppression by a nitrogen implantation
US5721174A (en) * 1997-02-03 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd Narrow deep trench isolation process with trench filling by oxidation
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
US5891787A (en) * 1997-09-04 1999-04-06 Advanced Micro Devices, Inc. Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
US6087241A (en) * 1997-09-05 2000-07-11 Microchip Technology Incorporated Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
KR100439107B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6727569B1 (en) 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
US6074927A (en) * 1998-06-01 2000-06-13 Advanced Micro Devices, Inc. Shallow trench isolation formation with trench wall spacer
US6097069A (en) * 1998-06-22 2000-08-01 International Business Machines Corporation Method and structure for increasing the threshold voltage of a corner device
US6372601B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
US6274498B1 (en) * 1998-09-03 2001-08-14 Micron Technology, Inc. Methods of forming materials within openings, and method of forming isolation regions
TW393724B (en) * 1998-09-19 2000-06-11 United Microelectronics Corp A manufacturing method of shallow trench isolation
US6218720B1 (en) 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
TWI234228B (en) * 2004-05-12 2005-06-11 Powerchip Semiconductor Corp Method of fabricating a shallow trench isolation
DE102004044222A1 (de) * 2004-09-14 2006-03-16 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821842A (ja) * 1981-07-30 1983-02-08 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 分離領域の形成方法
JPS60236245A (ja) * 1984-05-10 1985-11-25 Fujitsu Ltd 半導体装置の製造方法
JPS61100945A (ja) * 1984-10-22 1986-05-19 Seiko Epson Corp Ｍｏｓ型半導体集積回路装置
JPS62211938A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 半導体装置の製造方法
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
EP0075875A3 (en) * 1981-09-28 1986-07-02 General Electric Company Method of making integrated circuits comprising dielectric isolation regions
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPS61247051A (ja) * 1985-04-24 1986-11-04 Hitachi Ltd 半導体装置の製造方法
JP2757358B2 (ja) * 1987-05-29 1998-05-25 ソニー株式会社 半導体装置の製造方法
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
JPH04234145A (ja) * 1990-12-28 1992-08-21 Nec Corp 素子分離形成法
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
JPH05206263A (ja) * 1992-01-29 1993-08-13 Sharp Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821842A (ja) * 1981-07-30 1983-02-08 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 分離領域の形成方法
JPS60236245A (ja) * 1984-05-10 1985-11-25 Fujitsu Ltd 半導体装置の製造方法
JPS61100945A (ja) * 1984-10-22 1986-05-19 Seiko Epson Corp Ｍｏｓ型半導体集積回路装置
JPS62211938A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 半導体装置の製造方法
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419877B1 (ko) * 1997-06-30 2004-06-30 주식회사 하이닉스반도체 반도체 장치의 소자 분리 방법
KR100439109B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
US5399520A (en) 1995-03-21
KR960005553B1 (ko) 1996-04-26
KR940022791A (ko) 1994-10-21
JP2683318B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
JP2683318B2 (ja) 半導体素子のフィールド酸化膜形成方法
JP4416843B2 (ja) 集積回路においてトレンチアイソレーション構造を形成する方法
US6710420B2 (en) Semiconductor construction of a trench
JP2812811B2 (ja) 半導体装置のフィールド酸化膜形成方法
JPH09172166A (ja) 半導体集積回路の形成方法
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US6043135A (en) Process of fabricating a semiconductor device having trench isolation allowing pattern image to be exactly transferred to photo-resist layer extending thereon
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH09181070A (ja) 素子分離方法
JPH06295954A (ja) 製造方法および半導体電子素子の選択酸化からバードビークを除去する方法
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
US5252511A (en) Isolation method in a semiconductor device
JPH05166835A (ja) 自己整合ポリシリコン接触
US5891789A (en) Method for fabricating isolation layer in semiconductor device
JP3933746B2 (ja) 半導体装置の素子分離方法
JPH0817813A (ja) 半導体装置の製造方法
JPH07211710A (ja) 半導体デバイスの素子分離膜の形成方法
US6440819B1 (en) Method for differential trenching in conjunction with differential fieldox growth
JPH11340315A (ja) 半導体装置の製造方法
JPH08236611A (ja) 半導体装置の素子分離方法
US5940720A (en) Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
US6365524B1 (en) Method for making a concave bottom oxide within a trench
KR100209226B1 (ko) 소자분리를 위한 반도체 장치 제조방법
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees