JPS62211938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62211938A JPS62211938A JP5532786A JP5532786A JPS62211938A JP S62211938 A JPS62211938 A JP S62211938A JP 5532786 A JP5532786 A JP 5532786A JP 5532786 A JP5532786 A JP 5532786A JP S62211938 A JPS62211938 A JP S62211938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- field insulating
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 13
- 230000002265 prevention Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910007277 Si3 N4 Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「狂Ｉ要］
フィールド絶縁膜の形成方法であって、導電体膜才、９
よび酸化・エッチング防止膜をパターンニングして、フ
ィールド絶縁膜形成領域を溝状にエツチングし、次いで
、その溝部側面および導電体膜と酸化シリコン膜の側面
に酸化・エッチング防ＩＬ膜を被覆した後、高温酸化処
理してフィールド絶縁膜およびチャネルカット層を形成
する。
よび酸化・エッチング防止膜をパターンニングして、フ
ィールド絶縁膜形成領域を溝状にエツチングし、次いで
、その溝部側面および導電体膜と酸化シリコン膜の側面
に酸化・エッチング防ＩＬ膜を被覆した後、高温酸化処
理してフィールド絶縁膜およびチャネルカット層を形成
する。
そうすれば、チャネルカット層の横力間への拡散拡がり
が減少して、フィーバ川”′絶縁膜が微細化される。
が減少して、フィーバ川”′絶縁膜が微細化される。
「産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、素子分離
帯の形成方法に関する。
帯の形成方法に関する。
ＩＣなどの半導体装置は、個々の素子を電気的に分離す
るための素子分離帯が設けられており、その著名な形成
方法にＬ ＯＣＯＳ法がある。
るための素子分離帯が設けられており、その著名な形成
方法にＬ ＯＣＯＳ法がある。
しかし、ＩＣが極めて高集積化されてきた現在では、通
常のＬ ＯＣＯＳ法は微細化に不十分となり、更にＬ
ＯＣＯＳ法を改良した素子分離帯の形成方法、例えば〜
ゲート電極をセルファライン（自己整合）的に同時に形
成し、■、つ、黴細な素子分離帯を設置）る形成力法が
用いられるようになってきた。
常のＬ ＯＣＯＳ法は微細化に不十分となり、更にＬ
ＯＣＯＳ法を改良した素子分離帯の形成方法、例えば〜
ゲート電極をセルファライン（自己整合）的に同時に形
成し、■、つ、黴細な素子分離帯を設置）る形成力法が
用いられるようになってきた。
しかし、このｉ敢細化素１”３７離帯の形成方法につい
ては、微細化・高精度化の点から一層の改善が望まれて
いる。
ては、微細化・高精度化の点から一層の改善が望まれて
いる。
［従来の技術と発明が解決しようとする問題点１以下に
、従来の製法とその問題点を説明する。
、従来の製法とその問題点を説明する。
第２図（ａ）〜（Ｃ）はｊｍ常のｌ−ＯＣＣＩ Ｓ法に
よる素子分離帯（フィールド絶縁１ｆｉ帯）の形成工程
順断面図を示している。まず、同図（ａｌに示すように
、ｐ型シリコン基板１−！二に膜厚約１０００人の酸化
シリコン（ＳｉＯ２）膜２を介在さ−ｕて、膜厚２００
０人程度０窒化シリコン（Ｓｉ８Ｎ４ ） ＩＩ焚３を
被着し、これをパターンニングしてフィールド酸化膜形
成領域を窓開けし、更に、その領域にチャネルカット層
を形成するだめの硼素をイオン注入する。ここに、５ｉ
０２膜２を介在させるわけは、シリコン基板にストレス
が与えないためである。
よる素子分離帯（フィールド絶縁１ｆｉ帯）の形成工程
順断面図を示している。まず、同図（ａｌに示すように
、ｐ型シリコン基板１−！二に膜厚約１０００人の酸化
シリコン（ＳｉＯ２）膜２を介在さ−ｕて、膜厚２００
０人程度０窒化シリコン（Ｓｉ８Ｎ４ ） ＩＩ焚３を
被着し、これをパターンニングしてフィールド酸化膜形
成領域を窓開けし、更に、その領域にチャネルカット層
を形成するだめの硼素をイオン注入する。ここに、５ｉ
０２膜２を介在させるわけは、シリコン基板にストレス
が与えないためである。
次いで、第２図ｆｂｌに示すように、１０００へ一１２
００℃の高温度酸化雰囲気中で酸化して膜厚２μｍ前後
のフィールド酸化膜（Ｓｉ０２膜：フィールド絶縁膜）
４を形成する。その時、同時にｐ４型チャネルカット層
５も画定される。次いで、同図ｔｅ＋に示すように、多
結晶シリコン膜からなるゲート電極６を被着してパター
ンニングする。
００℃の高温度酸化雰囲気中で酸化して膜厚２μｍ前後
のフィールド酸化膜（Ｓｉ０２膜：フィールド絶縁膜）
４を形成する。その時、同時にｐ４型チャネルカット層
５も画定される。次いで、同図ｔｅ＋に示すように、多
結晶シリコン膜からなるゲート電極６を被着してパター
ンニングする。
上記がＭ Ｉ Ｓ ＋−ランジスタ素子からなるＩＣ（
１、ＦＲＯＭなど）のＬ ＯＣＯＳ法による素子分離帯
形成方法の概要である。しかし、この形成法はバースビ
ーク（鳥の嘴）がフィールド酸化膜の両側に生して微細
化を明害し、更に、ゲート電極６はフィールド酸化膜に
無関係にパターンニングされるから、デー１〜電極の位
置合わせには、そのズレ寸法を見込まなげればならず、
これもＩＣの微細化を阻害している原因になっている。
１、ＦＲＯＭなど）のＬ ＯＣＯＳ法による素子分離帯
形成方法の概要である。しかし、この形成法はバースビ
ーク（鳥の嘴）がフィールド酸化膜の両側に生して微細
化を明害し、更に、ゲート電極６はフィールド酸化膜に
無関係にパターンニングされるから、デー１〜電極の位
置合わせには、そのズレ寸法を見込まなげればならず、
これもＩＣの微細化を阻害している原因になっている。
そのため、ゲート電極とフィールド酸化膜とを同時に形
成する素子分離帯の形成方法が提案されており、第３図
（ａｌ〜ｆｄｌはその形成工程順断面図である。
成する素子分離帯の形成方法が提案されており、第３図
（ａｌ〜ｆｄｌはその形成工程順断面図である。
まず、第３図（ａｌに示すように、ｐ型シリコン基板１
１上に５ｉ０２膜Ｉ２を生成し、その１−に多結晶シリ
コン膜１３とＳｉ３ Ｎ４膜１４を被着してパターンニ
ングする。この多結晶シリ：１ン膜はり・ １電極とな
る（一部は除去される）ものである。
１上に５ｉ０２膜Ｉ２を生成し、その１−に多結晶シリ
コン膜１３とＳｉ３ Ｎ４膜１４を被着してパターンニ
ングする。この多結晶シリ：１ン膜はり・ １電極とな
る（一部は除去される）ものである。
次いで、第３図山）に示すように、再びその上にＳｉ３
Ｎ４膜１５を被着し、次いで、同図（Ｃ１に示すよう
に、そのＳｉ３Ｎ４膜１５を異方性工・ノチングして、
多結晶シリコン膜１３の側面にのみＳｉ３ Ｎ４膜１５
を残存させ、更に、フィールド酸化膜形成領域にチャネ
ルカット層を形成するだめの硼素をイオン注入する。
Ｎ４膜１５を被着し、次いで、同図（Ｃ１に示すよう
に、そのＳｉ３Ｎ４膜１５を異方性工・ノチングして、
多結晶シリコン膜１３の側面にのみＳｉ３ Ｎ４膜１５
を残存させ、更に、フィールド酸化膜形成領域にチャネ
ルカット層を形成するだめの硼素をイオン注入する。
次いで、第３図＋ｄｌに示すように、高温度で酸化して
フィールド酸化膜１６を形成すると同時に、チャネルカ
ット層１７も画定する。
フィールド酸化膜１６を形成すると同時に、チャネルカ
ット層１７も画定する。
この改良された形成方法によれば、多結晶シリご１ン膜
１３を予め形成した後、フィールド酸化膜を形成するた
め、バーズビークの発生も抑えられて少なくなり、且つ
、一部（ソース・ドレイン領域など）を除いて、ゲート
電極とフィールド酸化膜とがセルファラインーで形成さ
れるから、ＩＣの微細化に非常に有効である。
１３を予め形成した後、フィールド酸化膜を形成するた
め、バーズビークの発生も抑えられて少なくなり、且つ
、一部（ソース・ドレイン領域など）を除いて、ゲート
電極とフィールド酸化膜とがセルファラインーで形成さ
れるから、ＩＣの微細化に非常に有効である。
ところが、この形成方法はチャネルカット層１７がフィ
ールド酸化膜の高温酸化時に同時に画定されるために、
拡散係数の大きい硼素不純物がシリコン基板中を横方向
に拡散して、折角、フィールド酸化膜の幅を小さく微細
に形成しても、チャネルカット層の横方向への拡がりの
ために微細化されないと云う問題が生じてくる。例えば
、この横方向への拡がりは約０．８μｒｒ＋ｌこも達し
、設計上それだけの幅を見込まなければならない。
ールド酸化膜の高温酸化時に同時に画定されるために、
拡散係数の大きい硼素不純物がシリコン基板中を横方向
に拡散して、折角、フィールド酸化膜の幅を小さく微細
に形成しても、チャネルカット層の横方向への拡がりの
ために微細化されないと云う問題が生じてくる。例えば
、この横方向への拡がりは約０．８μｒｒ＋ｌこも達し
、設計上それだけの幅を見込まなければならない。
本発明は、このような問題点を除去するための素子分離
帯の形成方法を提案するものである。
帯の形成方法を提案するものである。
［問題点を解決するための手段〕
その問題は、−導電型シリコン基板上に酸化シリコン膜
を介して導電体膜および酸化・エッチング防止膜をパタ
ーンニングして、フィールド絶縁膜形成領域を溝状にエ
ツチングする工程、次いで、前記溝部側面を含むフィー
ルド絶縁膜形成領域の側面に酸化・エッチング防止膜を
形成した後、溝油底面に一導電型不純物を注入し、高温
酸化処理して溝部乙こフィール１絶縁膜お、ｌ、びチャ
ネルカット層を形成する一■−稈が含まれる゛１′−勇
体装置の製造方法によって解ｌＪ４される。
を介して導電体膜および酸化・エッチング防止膜をパタ
ーンニングして、フィールド絶縁膜形成領域を溝状にエ
ツチングする工程、次いで、前記溝部側面を含むフィー
ルド絶縁膜形成領域の側面に酸化・エッチング防止膜を
形成した後、溝油底面に一導電型不純物を注入し、高温
酸化処理して溝部乙こフィール１絶縁膜お、ｌ、びチャ
ネルカット層を形成する一■−稈が含まれる゛１′−勇
体装置の製造方法によって解ｌＪ４される。
［作用１
即ち、フィールド°絶縁膜の形成方法において、例えば
多結晶シリコン膜（導電体膜）とＳｉ３ Ｎ４（酸化・
エッチング防止膜）とを積層しパターンニングして、そ
れをマスクにしてフィール１−絶縁膜形成領域を溝状に
エツチングＬ、その溝部側面および多結晶シリコン膜側
面にＳｉ３Ｎ４膜を被覆し７た後、高温酸化してフィー
ルド酸化膜（フィール１絶縁膜）およびチャネルカット
層を形成する。
多結晶シリコン膜（導電体膜）とＳｉ３ Ｎ４（酸化・
エッチング防止膜）とを積層しパターンニングして、そ
れをマスクにしてフィール１−絶縁膜形成領域を溝状に
エツチングＬ、その溝部側面および多結晶シリコン膜側
面にＳｉ３Ｎ４膜を被覆し７た後、高温酸化してフィー
ルド酸化膜（フィール１絶縁膜）およびチャネルカット
層を形成する。
そうすれば、チャネルカット層の横方向への拡散波がり
が少なくなって、微細化できる。
が少なくなって、微細化できる。
［実施例］
以下、図面を参照して実施例によって詳細ｔｊ ｎ’１
明する。
明する。
第１図（ａ）〜（「）は本発明にかかる形成方法の形成
工程順断面図を示している。まず、第１図（ａｌに示ず
ように、ｐ型シリコン基板２１−Ｌに膜厚１０００Å以
下のＳｉ○２膜２２全２２し、その−にに多結晶シリコ
ン膜２３ （ｌＩ９厚数手数千人Ｓｉ、Ｎ４膜２４（膜
厚２０００人程度０を化学気相成長（ＣＶＤ）法で被着
する。
工程順断面図を示している。まず、第１図（ａｌに示ず
ように、ｐ型シリコン基板２１−Ｌに膜厚１０００Å以
下のＳｉ○２膜２２全２２し、その−にに多結晶シリコ
ン膜２３ （ｌＩ９厚数手数千人Ｓｉ、Ｎ４膜２４（膜
厚２０００人程度０を化学気相成長（ＣＶＤ）法で被着
する。
次いで、第１図ｔｂ＋に示すよ・うに、レジスト膜２５
′をマスクにしてＳｉ３Ｎ４膜２４．多結晶シリコン膜
２３および５ｉ０２膜２２をパターンニングしζ、フィ
ール１′絶縁膜（素子分離膜）の形成領域２６を窓開け
する。
′をマスクにしてＳｉ３Ｎ４膜２４．多結晶シリコン膜
２３および５ｉ０２膜２２をパターンニングしζ、フィ
ール１′絶縁膜（素子分離膜）の形成領域２６を窓開け
する。
次いで、第１図（Ｃ）に示すように、レジス１−膜２６
゜Ｓｉ３Ｎ４膜２４および多結晶シリコン膜２３をマス
クにして、フィールド絶縁膜形成領域２６を異方性エツ
チングして、凹状溝部２７を形成する。溝深さは０．５
〜ｌｌｔｍ位２幅（窓領域）も同程度である。
゜Ｓｉ３Ｎ４膜２４および多結晶シリコン膜２３をマス
クにして、フィールド絶縁膜形成領域２６を異方性エツ
チングして、凹状溝部２７を形成する。溝深さは０．５
〜ｌｌｔｍ位２幅（窓領域）も同程度である。
その後、レジスト膜２６を除去する。しかし、この−「
程でレジスト膜２６を除去した後、エツチングして溝を
形成しても良い。尚−エソチャントには、１〜リフロロ
メタン（Ｃ１１Ｆ ３）などが用いられる。
程でレジスト膜２６を除去した後、エツチングして溝を
形成しても良い。尚−エソチャントには、１〜リフロロ
メタン（Ｃ１１Ｆ ３）などが用いられる。
次いで、第１図（ｄ＋に示すように、溝部２７を含む全
面に■り厚１０００−２０００人のＳｉ３ Ｎ４１１’
Ｊ２８をＣＶＤ法で被着し、次いで、同図（Ｌ旧こ示ず
ように、被着したＳｉ３ Ｎ４膜２８を異方性エツチン
グして、平坦面のＳｉ３Ｎ４膜を除去し、フィールド絶
縁膜形成領域２６内の多結晶シリコンＩｌ＃２３および
５ｉ０２ｊｌ１２２の側面に被着したＳｉ３Ｎ４膜２８
のみを残存させ、更に、フィールド絶縁膜形成領域にチ
ャネルカット層を形成するための硼素をイオン注入する
。
面に■り厚１０００−２０００人のＳｉ３ Ｎ４１１’
Ｊ２８をＣＶＤ法で被着し、次いで、同図（Ｌ旧こ示ず
ように、被着したＳｉ３ Ｎ４膜２８を異方性エツチン
グして、平坦面のＳｉ３Ｎ４膜を除去し、フィールド絶
縁膜形成領域２６内の多結晶シリコンＩｌ＃２３および
５ｉ０２ｊｌ１２２の側面に被着したＳｉ３Ｎ４膜２８
のみを残存させ、更に、フィールド絶縁膜形成領域にチ
ャネルカット層を形成するための硼素をイオン注入する
。
次いで、第１図（ｆｌに示すように、１０００’ｃ以り
の高温度の酸化雰囲気中で酸化して、溝部２７にフィー
ルド酸化膜２９を形成する。同時に、チャネルカット層
３０も画定する。
の高温度の酸化雰囲気中で酸化して、溝部２７にフィー
ルド酸化膜２９を形成する。同時に、チャネルカット層
３０も画定する。
このようにして形成すれば、チャネルカット層がシリコ
ン基板２１の内部で縦方向に拡がりが起こって、横方向
への拡がりが極めて減少し、素子分離帯を狭い幅に形成
することが可能になる。且つ、同時に、溝部の中にフィ
ールド酸化膜２９を形成するから、その盛り上がりが減
少して、表面が平坦化される利点がある。
ン基板２１の内部で縦方向に拡がりが起こって、横方向
への拡がりが極めて減少し、素子分離帯を狭い幅に形成
することが可能になる。且つ、同時に、溝部の中にフィ
ールド酸化膜２９を形成するから、その盛り上がりが減
少して、表面が平坦化される利点がある。
従って、本発明（こかかる形成方法はＩｃの集積度の向
上に大いに役立つ。
上に大いに役立つ。
「発明の効果コ
以」二の実施例の説明から明らかなよ・うに、本発明に
よれば微細な素子分離帯が形成できて、Ｉｃを高集積化
し、その性能向」二に寄り−するものである。
よれば微細な素子分離帯が形成できて、Ｉｃを高集積化
し、その性能向」二に寄り−するものである。
第１図ｆａ）〜（ｆｌは本発明にかかる形成方法の形成
工程順断面図、 第２図（ａｌ〜（Ｃ）および第３図（ａ）〜（ｄ＋は従
来の形成方法の形成Ｔ程順断面図である。 図において、 １、１１．２１はｐ型シリコン基板、 ２、１２．２２は５ｉＯ２ＩＩ＃、 ３、１４．１５．２４．２８はＳｉ３ Ｎ４膜、４、１
６．２９はフィール１酸化膜、 ５、１７．３０はチャネルカット層、 ６、’１３．２３は多結晶シリコン膜、２５はレジスト
膜、 ２６はフィールド絶縁膜形成領域、 ２７は溝部 を示し゛ている。 」１芒ＥＴ月ｔ：ｖｐ・シ形成含シ形践゛丁よｆｌ’ｌ
印謬す句１の第 １ 図 ｆｓ１図 ／＜ゴ’ｉ ／１ｒ−ａ ｃｏｓ ；％ ｑ ｉｒＩ＋
＝ｌソを罎トｉ６ ［ａ第２図
工程順断面図、 第２図（ａｌ〜（Ｃ）および第３図（ａ）〜（ｄ＋は従
来の形成方法の形成Ｔ程順断面図である。 図において、 １、１１．２１はｐ型シリコン基板、 ２、１２．２２は５ｉＯ２ＩＩ＃、 ３、１４．１５．２４．２８はＳｉ３ Ｎ４膜、４、１
６．２９はフィール１酸化膜、 ５、１７．３０はチャネルカット層、 ６、’１３．２３は多結晶シリコン膜、２５はレジスト
膜、 ２６はフィールド絶縁膜形成領域、 ２７は溝部 を示し゛ている。 」１芒ＥＴ月ｔ：ｖｐ・シ形成含シ形践゛丁よｆｌ’ｌ
印謬す句１の第 １ 図 ｆｓ１図 ／＜ゴ’ｉ ／１ｒ−ａ ｃｏｓ ；％ ｑ ｉｒＩ＋
＝ｌソを罎トｉ６ ［ａ第２図
Claims (1)
- 【特許請求の範囲】 一導電型シリコン基板上に酸化シリコン膜を介して導電
体膜および酸化・エッチング防止膜をパターンニングし
て、フィールド絶縁膜形成領域を溝状にエッチングする
工程、 次いで、前記溝部側面を含むフィールド絶縁膜形成領域
の側面に酸化・エッチング防止膜を形成した後、溝部底
面に一導電型不純物を注入し、高温酸化処理して溝部に
フィールド絶縁膜およびチャネルカット層を形成する工
程が含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5532786A JPS62211938A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5532786A JPS62211938A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62211938A true JPS62211938A (ja) | 1987-09-17 |
Family
ID=12995439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5532786A Pending JPS62211938A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62211938A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271956A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US5248350A (en) * | 1990-11-30 | 1993-09-28 | Ncr Corporation | Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| JPH06302685A (ja) * | 1993-03-31 | 1994-10-28 | Hyundai Electron Ind Co Ltd | 半導体素子のフィールド酸化膜形成方法 |
| DE4340226A1 (de) * | 1993-11-25 | 1995-06-01 | Gold Star Electronics | Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben |
| US5696020A (en) * | 1994-11-23 | 1997-12-09 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device isolation region using a trench mask |
-
1986
- 1986-03-12 JP JP5532786A patent/JPS62211938A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JPS63271956A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
| US5248350A (en) * | 1990-11-30 | 1993-09-28 | Ncr Corporation | Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| JPH06302685A (ja) * | 1993-03-31 | 1994-10-28 | Hyundai Electron Ind Co Ltd | 半導体素子のフィールド酸化膜形成方法 |
| DE4340226A1 (de) * | 1993-11-25 | 1995-06-01 | Gold Star Electronics | Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben |
| DE4340226C2 (de) * | 1993-11-25 | 2002-03-14 | Gold Star Electronics | Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben |
| US5696020A (en) * | 1994-11-23 | 1997-12-09 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device isolation region using a trench mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001709A (en) | Modified LOCOS isolation process for semiconductor devices | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5711891A (en) | Wafer processing using thermal nitride etch mask | |
| US4743566A (en) | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JPH0645534A (ja) | 集積回路構成体及び製造方法 | |
| US5374584A (en) | Method for isolating elements in a semiconductor chip | |
| JPS62211938A (ja) | 半導体装置の製造方法 | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPS6355780B2 (ja) | ||
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JP3237352B2 (ja) | 半導体装置の製造方法 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| US5861339A (en) | Recessed isolation with double oxidation | |
| JPS6261353A (ja) | 相補型ｍｏｓ半導体素子の製造方法 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| EP0687001B1 (en) | Device isolation method for a semiconductor device | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPS62254444A (ja) | 半導体装置の製造方法 | |
| JPS6025247A (ja) | 半導体装置の製造方法 | |
| JPS61281537A (ja) | 半導体装置の製造方法 | |
| JPS6390150A (ja) | 半導体装置の製造方法 |