JPH06295954A - 製造方法および半導体電子素子の選択酸化からバードビークを除去する方法 - Google Patents
製造方法および半導体電子素子の選択酸化からバードビークを除去する方法Info
- Publication number
- JPH06295954A JPH06295954A JP5234836A JP23483693A JPH06295954A JP H06295954 A JPH06295954 A JP H06295954A JP 5234836 A JP5234836 A JP 5234836A JP 23483693 A JP23483693 A JP 23483693A JP H06295954 A JPH06295954 A JP H06295954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- oxide
- nitride
- oxidation resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 230000003647 oxidation Effects 0.000 title claims description 27
- 238000007254 oxidation reaction Methods 0.000 title claims description 27
- 241000293849 Cordylanthus Species 0.000 title claims description 22
- 238000003672 processing method Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims abstract 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 32
- 239000013078 crystal Substances 0.000 claims 6
- 239000000463 material Substances 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 4
- 210000003323 beak Anatomy 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PLHJDBGFXBMTGZ-WEVVVXLNSA-N furazolidone Chemical compound O1C([N+](=O)[O-])=CC=C1\C=N\N1C(=O)OCC1 PLHJDBGFXBMTGZ-WEVVVXLNSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004660 morphological change Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 酸化パッド層（２）で覆われ、次いで第１の
窒化物層（３）で覆われかつ絶縁領域を成長するための
少なくとも１つの垂直の壁でふせいだくぼみ（１１）が
規定される半導体基板（１）を有する半導体電子素子の
選択拡散からバードビークを除去する方法を得る。 【構成】 くぼみ（１１）内の酸化物層（２）を選択エ
ッチングして半導体基板（１）および窒化物間に周辺凹
部（６，８）を規定するステップと、周辺凹部（６，
８）を窒化物で満たすステップと、周辺凹部（６，８）
を塞ぐ窒化部分（９，１０）と対照をなす絶縁領域を形
成するようにくぼみ（１１）内に酸化物を成長するステ
ップとを含む。
窒化物層（３）で覆われかつ絶縁領域を成長するための
少なくとも１つの垂直の壁でふせいだくぼみ（１１）が
規定される半導体基板（１）を有する半導体電子素子の
選択拡散からバードビークを除去する方法を得る。 【構成】 くぼみ（１１）内の酸化物層（２）を選択エ
ッチングして半導体基板（１）および窒化物間に周辺凹
部（６，８）を規定するステップと、周辺凹部（６，
８）を窒化物で満たすステップと、周辺凹部（６，８）
を塞ぐ窒化部分（９，１０）と対照をなす絶縁領域を形
成するようにくぼみ（１１）内に酸化物を成長するステ
ップとを含む。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路絶縁のため
の製造方法に関し、特に半導体電子素子の選択局部酸化
からバードビークを除去する方法に関するものである。
の製造方法に関し、特に半導体電子素子の選択局部酸化
からバードビークを除去する方法に関するものである。
【０００２】
【従来の技術】集積回路上の隣接する各要素は、それら
が独立して機能するならば、相互から電気的に絶縁され
なければならない。従って、集積回路技術の多くの基本
的要素は能動素子や相互接続だけでなく、絶縁も含むこ
とが長い間認められてきた。
が独立して機能するならば、相互から電気的に絶縁され
なければならない。従って、集積回路技術の多くの基本
的要素は能動素子や相互接続だけでなく、絶縁も含むこ
とが長い間認められてきた。
【０００３】ＣＭＯＳ回路の絶縁のための標準的製造方
法は長い間ＬＯＣＯＳ（シリコンの局部酸化）であっ
た。この方法では、窒化シリコン層は能動素子が形成さ
れる場所（即ち、能動領域）に酸化障壁を提供するよう
にパターニングされる。次に、ウエハを酸化環境に置
き、露出したシリコン領域上に厚い酸化領域（代表的に
は少なくとも数百Å）を成長させる。窒化物の下のシリ
コンは一般に窒化物の端を除いては酸化されず、この場
合の窒化物の下の酸素の横拡散は、結果として得られた
構造に“バードビーク（bird′s beak）”として知られ
る横に先細りの形状を生じる。
法は長い間ＬＯＣＯＳ（シリコンの局部酸化）であっ
た。この方法では、窒化シリコン層は能動素子が形成さ
れる場所（即ち、能動領域）に酸化障壁を提供するよう
にパターニングされる。次に、ウエハを酸化環境に置
き、露出したシリコン領域上に厚い酸化領域（代表的に
は少なくとも数百Å）を成長させる。窒化物の下のシリ
コンは一般に窒化物の端を除いては酸化されず、この場
合の窒化物の下の酸素の横拡散は、結果として得られた
構造に“バードビーク（bird′s beak）”として知られ
る横に先細りの形状を生じる。
【０００４】ＬＯＣＯＳに含まれる代表的な動作のシー
ケンスは、添付図面の図１７、図１８および図１９に示
される。半導体シリコンの基板１上に酸化物層２が成長
される。次に、酸化物層２は窒化物層３で覆われ、そし
て、連続する写真技術ステップを使用してこの能動スタ
ック（酸化物層２および窒化物層３）をパターニング
し、その結果所望の絶縁位置が露出され、所望の能動領
域が覆われる。厚い酸化シリコン層４が図１８に示すよ
うな形状まで成長される。この成長工程中、酸素は積層
している二酸化シリコン層を通して成長界面まで拡散す
る。次いで、窒化物層３を除去すると、図１９に示すよ
うな構造が得られる。
ケンスは、添付図面の図１７、図１８および図１９に示
される。半導体シリコンの基板１上に酸化物層２が成長
される。次に、酸化物層２は窒化物層３で覆われ、そし
て、連続する写真技術ステップを使用してこの能動スタ
ック（酸化物層２および窒化物層３）をパターニング
し、その結果所望の絶縁位置が露出され、所望の能動領
域が覆われる。厚い酸化シリコン層４が図１８に示すよ
うな形状まで成長される。この成長工程中、酸素は積層
している二酸化シリコン層を通して成長界面まで拡散す
る。次いで、窒化物層３を除去すると、図１９に示すよ
うな構造が得られる。
【０００５】標準ＬＯＣＯＳ技術は必ずバードビーク
（横に先細りの部分）を残し、その長さは代表的には成
長した酸化物の厚さの約８５％である。これは素子を作
るのに利用できる能動領域の損失を生じる。従って、占
有する半導体領域である素子のサイズを低減するのに向
けられる設計努力は、バードビークの領域不利によって
失敗させられる。
（横に先細りの部分）を残し、その長さは代表的には成
長した酸化物の厚さの約８５％である。これは素子を作
るのに利用できる能動領域の損失を生じる。従って、占
有する半導体領域である素子のサイズを低減するのに向
けられる設計努力は、バードビークの領域不利によって
失敗させられる。
【０００６】この重大な欠点を未然に防ぐために、従来
バードビークのサイズを低減するのに向けられた多数の
方法が提案されている。例えば、バードビークの長さの
低減はシリコン表面を密封するための窒化物の能力に依
存し、酸素が窒化／酸化シリコン界面を横切って拡散し
ないようにすることはよく知られている。例えば、いず
れもここでは参考文献だけを上げたフイ（Hui）等によ
る“密封界面局部酸化技術”ＩＥＥＥトランス・エレク
トロン・デバイス（Trans.Electron Devices），ED-29
巻，第644ー561頁、１９８２年４月号、“SILO技術で作
られたＭＯＳ素子の電気的性能”，１９８２年 IEDM 22
0ffを参照されたい。
バードビークのサイズを低減するのに向けられた多数の
方法が提案されている。例えば、バードビークの長さの
低減はシリコン表面を密封するための窒化物の能力に依
存し、酸素が窒化／酸化シリコン界面を横切って拡散し
ないようにすることはよく知られている。例えば、いず
れもここでは参考文献だけを上げたフイ（Hui）等によ
る“密封界面局部酸化技術”ＩＥＥＥトランス・エレク
トロン・デバイス（Trans.Electron Devices），ED-29
巻，第644ー561頁、１９８２年４月号、“SILO技術で作
られたＭＯＳ素子の電気的性能”，１９８２年 IEDM 22
0ffを参照されたい。
【０００７】バードビークのサイズを低減するために、
シリコン表面を直接窒化処理工程にさらすことが考えら
れるかもしれないが、このような方法は熱応力から欠陥
を招くので実用的でない。
シリコン表面を直接窒化処理工程にさらすことが考えら
れるかもしれないが、このような方法は熱応力から欠陥
を招くので実用的でない。
【０００８】別な従来技術として、ＳＷＡＭＩ（側壁マ
スク絶縁技術）が知られている。ここでは参考文献だけ
を上げたチウ（Chiu）等による“ＳＷＡＭＩー無欠陥お
よびゼロに近いバードビーク局部酸化方法とそのＶＬＳ
Ｉ技術における応用”，１９８２年ＩＥＤＭ ２２４ff
を参照されたい。幾つかの面から利点がある一方で、そ
の技術は側壁輪郭制御およびエッチング深さの問題があ
る。さらに、シリコン島エッチング中にシリコン表面に
損傷が生じるかもしれない。
スク絶縁技術）が知られている。ここでは参考文献だけ
を上げたチウ（Chiu）等による“ＳＷＡＭＩー無欠陥お
よびゼロに近いバードビーク局部酸化方法とそのＶＬＳ
Ｉ技術における応用”，１９８２年ＩＥＤＭ ２２４ff
を参照されたい。幾つかの面から利点がある一方で、そ
の技術は側壁輪郭制御およびエッチング深さの問題があ
る。さらに、シリコン島エッチング中にシリコン表面に
損傷が生じるかもしれない。
【０００９】
【発明が解決しようとする課題】このような問題を克服
するために、ここでは参考文献だけを上げた“一定の率
で作ったＶＬＳＩ回路構成のための新しい全埋め込み酸
化フィールド絶縁技術”ＩＥＥＥエレクトロン・デバイ
ス・レターズ(Electron device Letters），ＥＤＬ−７
巻，第２号，１９８６年２月号，第１２４頁〜１２６頁
に記載されているよなＦＵＲＯＸ（全埋め込み酸化）が
提案されている。この方法は少なくとも２つの分離した
酸化ステップを含み、そのうちの最初のステップはなお
大きなサイズのバードビークの進展を生じる。
するために、ここでは参考文献だけを上げた“一定の率
で作ったＶＬＳＩ回路構成のための新しい全埋め込み酸
化フィールド絶縁技術”ＩＥＥＥエレクトロン・デバイ
ス・レターズ(Electron device Letters），ＥＤＬ−７
巻，第２号，１９８６年２月号，第１２４頁〜１２６頁
に記載されているよなＦＵＲＯＸ（全埋め込み酸化）が
提案されている。この方法は少なくとも２つの分離した
酸化ステップを含み、そのうちの最初のステップはなお
大きなサイズのバードビークの進展を生じる。
【００１０】上述した方法の多数の変形例を含む種々の
その他の方法が提案されているが、これらの全てはなお
その問題を解決するのに不足している。例えば、ここで
は参考文献だけを上げたジャンボツカル（Jambotkar）
による“埋め込み酸化絶縁島を形成する方法”２４ Ｉ
ＢＭ テクニカル・ディスクロージャ・ブルチン（Techn
ical Disclosure Bulletin）4744-4745（１９８２年２
月号）は能動スタックで酸化パッド層の下を切り取りそ
して埋め戻し、次いでシリコンをエッチングして（見掛
け上等方性エッチを使用して）埋め込み酸化を達成する
ことを暗示している。しかしながら、この方法はここで
開示される発明により提供される改善された密度の目的
を達成することができない。
その他の方法が提案されているが、これらの全てはなお
その問題を解決するのに不足している。例えば、ここで
は参考文献だけを上げたジャンボツカル（Jambotkar）
による“埋め込み酸化絶縁島を形成する方法”２４ Ｉ
ＢＭ テクニカル・ディスクロージャ・ブルチン（Techn
ical Disclosure Bulletin）4744-4745（１９８２年２
月号）は能動スタックで酸化パッド層の下を切り取りそ
して埋め戻し、次いでシリコンをエッチングして（見掛
け上等方性エッチを使用して）埋め込み酸化を達成する
ことを暗示している。しかしながら、この方法はここで
開示される発明により提供される改善された密度の目的
を達成することができない。
【００１１】この発明により扱われる技術的問題は、局
部酸化からいわゆるバードビークを除去し、一方従来の
技術に基づく現在の方法の限界を克服する方法を提供す
ることである。
部酸化からいわゆるバードビークを除去し、一方従来の
技術に基づく現在の方法の限界を克服する方法を提供す
ることである。
【００１２】
【課題を解決するための手段】この発明が立脚する解決
法は、酸化物が成長する領域に純粋な窒化物／シリコン
界面を提供することだけのものである。これは半導体素
子の能動領域への沈着力によるいかなる欠陥の導入も回
避できる。これを達成するために、“能動”スタックで
ある酸化パッド層は下を切り取られそして窒化物で埋め
戻され、次いで、酸化領域の成長する前に凹部がシリコ
ン内に異方性エッチングされる。
法は、酸化物が成長する領域に純粋な窒化物／シリコン
界面を提供することだけのものである。これは半導体素
子の能動領域への沈着力によるいかなる欠陥の導入も回
避できる。これを達成するために、“能動”スタックで
ある酸化パッド層は下を切り取られそして窒化物で埋め
戻され、次いで、酸化領域の成長する前に凹部がシリコ
ン内に異方性エッチングされる。
【００１３】
【作用】これは能動領域で低減された横侵入を提供する
一方で、また能動領域および絶縁領域の改善された平坦
化を提供する利点がある。
一方で、また能動領域および絶縁領域の改善された平坦
化を提供する利点がある。
【００１４】この発明は添付図面を参照して説明される
が、この図面はこの発明の重要な見本の実施例を示し、
これは参照によりこの明細書に組み入れられる。
が、この図面はこの発明の重要な見本の実施例を示し、
これは参照によりこの明細書に組み入れられる。
【００１５】
【実施例】この出願の多数の革新的な技術は、現在好適
実施例を特に参照して説明する。しかしながら、この段
階の実施例は、ここでは革新的な技術の多くの有利な使
用の内の数例だけを提供することを理解されたい。一般
に、この出願の明細書でなされる供述は、必ずしも種々
の請求される発明の内の任意の範囲を定めるものでな
い。さらに、ある供述はある新規な特徴に適用してもよ
いが、他のものには適用しない。
実施例を特に参照して説明する。しかしながら、この段
階の実施例は、ここでは革新的な技術の多くの有利な使
用の内の数例だけを提供することを理解されたい。一般
に、この出願の明細書でなされる供述は、必ずしも種々
の請求される発明の内の任意の範囲を定めるものでな
い。さらに、ある供述はある新規な特徴に適用してもよ
いが、他のものには適用しない。
【００１６】図面に関連して、ここでは、この発明によ
る方法の各スッテプを、モノリシック半導体装置の構造
に対し連続した形態変化を通して概略的な形で説明す
る。半導体装置は単結晶シリコン基板１を備え、この単
結晶シリコン基板１の上に、熱酸化シリコン層２が例え
ば２００Åの厚さまで成長される。熱酸化シリコン層２
は第１の窒化シリコン層３によって覆われる。
る方法の各スッテプを、モノリシック半導体装置の構造
に対し連続した形態変化を通して概略的な形で説明す
る。半導体装置は単結晶シリコン基板１を備え、この単
結晶シリコン基板１の上に、熱酸化シリコン層２が例え
ば２００Åの厚さまで成長される。熱酸化シリコン層２
は第１の窒化シリコン層３によって覆われる。
【００１７】慣用の技術を使用して、凹部７が熱酸化シ
リコン層２および窒化シリコン層３を通して単結晶シリ
コン基板１まで開口される。この凹部７は酸化領域のよ
うな絶縁領域を提供することを意図している。
リコン層２および窒化シリコン層３を通して単結晶シリ
コン基板１まで開口される。この凹部７は酸化領域のよ
うな絶縁領域を提供することを意図している。
【００１８】この発明の方法は、図２に示すように、単
結晶シリコン基板１と窒化シリコン層３の間の凹部７の
側の廻りから熱酸化シリコン層２を除去するために、希
釈フッ化水素酸を使用して選択ウエットエッチングを行
う。この選択ウエットエッチングは窒化シリコン層３で
保護されていない凹部７のその領域のみに作用し、凹部
７の両側に対向する凹部６および８を規定する。選択ウ
エットエッチングの深さは、その持続期間に依存する。
本実施例では、これは２５分間水にフッ化水素酸（Ｈ
Ｆ）の１：２０溶液を使用して行われ、２５００Åの凹
部深さを生じる。
結晶シリコン基板１と窒化シリコン層３の間の凹部７の
側の廻りから熱酸化シリコン層２を除去するために、希
釈フッ化水素酸を使用して選択ウエットエッチングを行
う。この選択ウエットエッチングは窒化シリコン層３で
保護されていない凹部７のその領域のみに作用し、凹部
７の両側に対向する凹部６および８を規定する。選択ウ
エットエッチングの深さは、その持続期間に依存する。
本実施例では、これは２５分間水にフッ化水素酸（Ｈ
Ｆ）の１：２０溶液を使用して行われ、２５００Åの凹
部深さを生じる。
【００１９】この点で、第２の窒化物層５は例えば１２
０Åの厚さまで被着される。この第２の窒化シリコン層
５の厚さは、熱酸化シリコン層２の厚さの半分より少し
大きい。また、窒化物の被着は凹部７の内部まで延在す
る。
０Åの厚さまで被着される。この第２の窒化シリコン層
５の厚さは、熱酸化シリコン層２の厚さの半分より少し
大きい。また、窒化物の被着は凹部７の内部まで延在す
る。
【００２０】この方法のステップは、前のウエットエッ
チングステップで凹部７の両側に熱酸化シリコン層２内
に掘られた凹部６および８を窒化物で満たすようになさ
れる。 各凹部６または８は第２の窒化シリコン層５の
被着に続いて平坦化を必要とする小さな溝と見なしても
よい。
チングステップで凹部７の両側に熱酸化シリコン層２内
に掘られた凹部６および８を窒化物で満たすようになさ
れる。 各凹部６または８は第２の窒化シリコン層５の
被着に続いて平坦化を必要とする小さな溝と見なしても
よい。
【００２１】次に、第２の窒化シリコン層５は、第１の
窒化シリコン層３の下にある凹部６および８以外は等方
性エッチによって（例えば１５０℃で３分間濃縮した正
リン酸を用いるエッチングによって）除去される。従っ
て、これらの凹部は第２の窒化シリコン層５によって塞
がれる。
窒化シリコン層３の下にある凹部６および８以外は等方
性エッチによって（例えば１５０℃で３分間濃縮した正
リン酸を用いるエッチングによって）除去される。従っ
て、これらの凹部は第２の窒化シリコン層５によって塞
がれる。
【００２２】この動作の最終結果を図４により概略的に
示し、ここで、９および１０は充填しかつ実質的に凹部
６および８を塞ぐ窒化部分を示す。この点で、酸化領域
（field oxide）４を凹部７に成長できる。都合のいい
ことに、閉塞している窒化部分９および１０の存在は、
酸化領域が成長している間、バードビークの形成に対抗
する。これは凹部６および８に作られる純粋な窒化物／
シリコン界面が酸素の移動を防ぎ、それ故、実験観察で
確認されたようなバードビークの形成が防止されるため
である。次いで、第２の窒化シリコン層５（および、そ
れ故窒化部分９、１０）と第１の窒化シリコン層３の最
終的除去は、図６から評価されるべきこの発明の方法に
よって生じる酸化領域４の異常なビークのない形状を可
能とする。
示し、ここで、９および１０は充填しかつ実質的に凹部
６および８を塞ぐ窒化部分を示す。この点で、酸化領域
（field oxide）４を凹部７に成長できる。都合のいい
ことに、閉塞している窒化部分９および１０の存在は、
酸化領域が成長している間、バードビークの形成に対抗
する。これは凹部６および８に作られる純粋な窒化物／
シリコン界面が酸素の移動を防ぎ、それ故、実験観察で
確認されたようなバードビークの形成が防止されるため
である。次いで、第２の窒化シリコン層５（および、そ
れ故窒化部分９、１０）と第１の窒化シリコン層３の最
終的除去は、図６から評価されるべきこの発明の方法に
よって生じる酸化領域４の異常なビークのない形状を可
能とする。
【００２３】しかしながら、現に好適な実施例では、シ
リコンエッチステップを使用して酸化領域のより良好な
平坦化の利点を得る。この方法の一例を図７〜図１１に
示す。この実施例では、上述の実施例と同じ構成または
機能を有する半導体素子の部分は、同じ参照番号で示し
ている。
リコンエッチステップを使用して酸化領域のより良好な
平坦化の利点を得る。この方法の一例を図７〜図１１に
示す。この実施例では、上述の実施例と同じ構成または
機能を有する半導体素子の部分は、同じ参照番号で示し
ている。
【００２４】図７には基板１、熱酸化シリコン層２およ
び上部の第１の窒化シリコン層３を備えた半導体素子を
示している。半導体素子は上述の凹部７より深いくぼみ
１１で形成される。実際、このくぼみ１１はまた基板１
内に埋設されて酸化領域４からなる絶縁領域を受ける位
置（座部：seat）１２を規定する。勿論、くぼみ１１が
露出さえすれば、要求されるようなチャネル停止打ち込
みを行うことができる。
び上部の第１の窒化シリコン層３を備えた半導体素子を
示している。半導体素子は上述の凹部７より深いくぼみ
１１で形成される。実際、このくぼみ１１はまた基板１
内に埋設されて酸化領域４からなる絶縁領域を受ける位
置（座部：seat）１２を規定する。勿論、くぼみ１１が
露出さえすれば、要求されるようなチャネル停止打ち込
みを行うことができる。
【００２５】この実施例における新規な方法は希釈フッ
化水素酸を使用する選択ウエットエッチングを備える。
このエッチングは、図８に示すように、くぼみ１１の横
に埋設されるべき熱酸化シリコン層２を生じるだけであ
る。
化水素酸を使用する選択ウエットエッチングを備える。
このエッチングは、図８に示すように、くぼみ１１の横
に埋設されるべき熱酸化シリコン層２を生じるだけであ
る。
【００２６】そのエッチングは第１の窒化シリコン層３
で保護されないくぼみ領域で有効なだけであり、くぼみ
１１の両側に対向する凹部６および８を規定する。その
埋設する深さはエッチング持続期間に依存する。
で保護されないくぼみ領域で有効なだけであり、くぼみ
１１の両側に対向する凹部６および８を規定する。その
埋設する深さはエッチング持続期間に依存する。
【００２７】次のステップは第２の窒化シリコン層５の
被着からなる。この第２の窒化シリコン層５は熱酸化シ
リコン層２の半分の厚さより少し大きな厚さを有する。
また、第２の窒化シリコン層５は凹部６および８に侵入
してそれらを塞ぐ。次のエッチングステップは、残留物
である窒化部分９および１０によって塞がれたままの凹
部６および８以外は第２の窒化シリコン層５を除去でき
る。
被着からなる。この第２の窒化シリコン層５は熱酸化シ
リコン層２の半分の厚さより少し大きな厚さを有する。
また、第２の窒化シリコン層５は凹部６および８に侵入
してそれらを塞ぐ。次のエッチングステップは、残留物
である窒化部分９および１０によって塞がれたままの凹
部６および８以外は第２の窒化シリコン層５を除去でき
る。
【００２８】この点で、酸化領域４が座部１２内に成長
される。上述したように、閉塞している窒化部分９およ
び１０の存在は、酸化領域４が成長している間、バード
ビークの形成を阻止するのに有効である。実際、実験的
に座部１２内に成長した酸化領域４の形状は図１１から
分かるように内側に突き出るバードビークから離れる。
される。上述したように、閉塞している窒化部分９およ
び１０の存在は、酸化領域４が成長している間、バード
ビークの形成を阻止するのに有効である。実際、実験的
に座部１２内に成長した酸化領域４の形状は図１１から
分かるように内側に突き出るバードビークから離れる。
【００２９】別なクラスの新規な実施例を図１２〜図１
６に示す。この例は特に溝型構造の側壁酸化物の形成を
可能とするこのに向けられた新規な方法の可能な実施例
に関する。このために、前の実施例のように、熱酸化シ
リコン層２で覆われ、次いで第１の窒化シリコン層３で
覆われた半導体基板である単結晶シリコン基板１が設け
られる。
６に示す。この例は特に溝型構造の側壁酸化物の形成を
可能とするこのに向けられた新規な方法の可能な実施例
に関する。このために、前の実施例のように、熱酸化シ
リコン層２で覆われ、次いで第１の窒化シリコン層３で
覆われた半導体基板である単結晶シリコン基板１が設け
られる。
【００３０】半導体はいわゆる側壁が受け入れられる座
部１５を規定する深いくぼみ１３即ちいわゆる溝（図１
２）で形成される。希釈フッ化水素酸を使用する第１の
選択ウエットエッチングステップは、図１３に示すよう
に、丁度深いくぼみ１３の横に埋設された熱酸化シリコ
ン層２を生じる。
部１５を規定する深いくぼみ１３即ちいわゆる溝（図１
２）で形成される。希釈フッ化水素酸を使用する第１の
選択ウエットエッチングステップは、図１３に示すよう
に、丁度深いくぼみ１３の横に埋設された熱酸化シリコ
ン層２を生じる。
【００３１】エッチングは第１の窒化シリコン層３で保
護されず、露出している領域のみに有効であり、溝１３
の両側に対抗して設けられた凹部６および８を規定す
る。掘る深さは適用されるエッチングの持続期間に依存
する。
護されず、露出している領域のみに有効であり、溝１３
の両側に対抗して設けられた凹部６および８を規定す
る。掘る深さは適用されるエッチングの持続期間に依存
する。
【００３２】この方法の次のステップは第２の窒化シリ
コン層５の被着からなる。この第２の窒化シリコン層５
は熱酸化シリコン層２の厚さの半分より少し厚さが越え
る。第２の窒化シリコン層５は溝１３の側壁を横切って
等方性に被着され、またそれらを塞ぐ凹部６および８を
貫通する。
コン層５の被着からなる。この第２の窒化シリコン層５
は熱酸化シリコン層２の厚さの半分より少し厚さが越え
る。第２の窒化シリコン層５は溝１３の側壁を横切って
等方性に被着され、またそれらを塞ぐ凹部６および８を
貫通する。
【００３３】上記実施例と同様に、次のエッチングステ
ップは、残留物である窒化部分９および１０で塞がれた
ままの凹部６および８を除き、第２の窒化シリコン層５
を除去できる。この点で、酸化側壁１４が座部１５の内
壁に成長される。新規な方法から得られた酸化側壁１４
の形状はバードビークを示さないことが図１６に示すよ
うな例から分かる。
ップは、残留物である窒化部分９および１０で塞がれた
ままの凹部６および８を除き、第２の窒化シリコン層５
を除去できる。この点で、酸化側壁１４が座部１５の内
壁に成長される。新規な方法から得られた酸化側壁１４
の形状はバードビークを示さないことが図１６に示すよ
うな例から分かる。
【００３４】理解できるように、酸化側壁１４で制限さ
れた領域内に能動領域を付加して半導体構造を完成して
もよい。この発明の方法によりもたらされる主な利点
は、半導体電子素子の集積の度合いを強化する可能性を
含む。
れた領域内に能動領域を付加して半導体構造を完成して
もよい。この発明の方法によりもたらされる主な利点
は、半導体電子素子の集積の度合いを強化する可能性を
含む。
【００３５】この出願で開示された革新的な概念は、広
く多様性のある情況に適用できることが当業者には認め
られるであろう。さらに、好適な実施は凄く多様性のあ
る方法に変形できる。よって、以下にそして前に示唆し
た変形例および変更例は単に例示であることを理解され
たい。これらの例は新規な概念の範囲の幾らかを示すの
に役立つかも知れないが、これらの例は開示した新規な
概念の変更例の全ての範囲を殆ど検討し尽くしているも
のでない。
く多様性のある情況に適用できることが当業者には認め
られるであろう。さらに、好適な実施は凄く多様性のあ
る方法に変形できる。よって、以下にそして前に示唆し
た変形例および変更例は単に例示であることを理解され
たい。これらの例は新規な概念の範囲の幾らかを示すの
に役立つかも知れないが、これらの例は開示した新規な
概念の変更例の全ての範囲を殆ど検討し尽くしているも
のでない。
【００３６】勿論、革新的な素子絶縁ステップは多数の
その他の周知のステップと組み合わせて使用できる。こ
の発明により提供される方法のステップは、代表的には
良好な形成（および、望むならエピタキシアル成長、埋
め込み層の形成）に先導され、次いで、この分野で周知
の多数の選択に従って能動素子の形成、コンタクト、相
互接続、および不動態化が続く。
その他の周知のステップと組み合わせて使用できる。こ
の発明により提供される方法のステップは、代表的には
良好な形成（および、望むならエピタキシアル成長、埋
め込み層の形成）に先導され、次いで、この分野で周知
の多数の選択に従って能動素子の形成、コンタクト、相
互接続、および不動態化が続く。
【００３７】当業者には分かるように、この出願で述べ
た革新的な概念は、かなり広い範囲の出願に亙って変形
および変更することができ、よって、この発明の要旨の
範囲は、与えられた特定例の技術のいずれによっても限
定されるものでない。
た革新的な概念は、かなり広い範囲の出願に亙って変形
および変更することができ、よって、この発明の要旨の
範囲は、与えられた特定例の技術のいずれによっても限
定されるものでない。
【００３８】
【発明の効果】以上のようにこの発明によれば、半導体
電子素子の集積の度合いを強化する可能性を含む製造方
法および半導体電子素子の選択酸化からバードビークを
除去する方法が得られるという効果がある。
電子素子の集積の度合いを強化する可能性を含む製造方
法および半導体電子素子の選択酸化からバードビークを
除去する方法が得られるという効果がある。
【図１】この発明の一実施例の方法が適用されるプレナ
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
【図２】この発明の一実施例の方法が適用されるプレナ
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
【図３】この発明の一実施例の方法が適用されるプレナ
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
【図４】この発明の一実施例の方法が適用されるプレナ
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
【図５】この発明の一実施例の方法が適用されるプレナ
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
構造を有するモノリシック半導体素子を概略的に示す拡
大縦断面図である。
【図６】この発明の方法の一実施例が適用される非プレ
ナ構造を有するモノリシック半導体素子を概略的に示す
拡大縦断面図である。
ナ構造を有するモノリシック半導体素子を概略的に示す
拡大縦断面図である。
【図７】この発明の方法の他の実施例が適用される非プ
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
【図８】この発明の方法の他の実施例が適用される非プ
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
【図９】この発明の方法の他の実施例が適用される非プ
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
レナ構造を有するモノリシック半導体素子を概略的に示
す拡大縦断面図である。
【図１０】この発明の方法の他の実施例が適用される非
プレナ構造を有するモノリシック半導体素子を概略的に
示す拡大縦断面図である。
プレナ構造を有するモノリシック半導体素子を概略的に
示す拡大縦断面図である。
【図１１】この発明の方法の他の実施例が適用される非
プレナ構造を有するモノリシック半導体素子を概略的に
示す拡大縦断面図である。
プレナ構造を有するモノリシック半導体素子を概略的に
示す拡大縦断面図である。
【図１２】この発明の方法のさらに他の実施例を概略的
に示す拡大縦断面図である。
に示す拡大縦断面図である。
【図１３】この発明の方法のさらに他の実施例を概略的
に示す拡大縦断面図である。
に示す拡大縦断面図である。
【図１４】この発明の方法のさらに他の実施例を概略的
に示す拡大縦断面図である。
に示す拡大縦断面図である。
【図１５】この発明の方法のさらに他の実施例を概略的
に示す拡大縦断面図である。
に示す拡大縦断面図である。
【図１６】この発明の方法のさらに他の実施例を概略的
に示す拡大縦断面図である。
に示す拡大縦断面図である。
【図１７】従来法による半導体素子の局部酸化の発生を
概略的に示す拡大縦断面図である。
概略的に示す拡大縦断面図である。
【図１８】従来法による半導体素子の局部酸化の発生を
概略的に示す拡大縦断面図である。
概略的に示す拡大縦断面図である。
【図１９】従来法による半導体素子の局部酸化の発生を
概略的に示す拡大縦断面図である。
概略的に示す拡大縦断面図である。
１ 単結晶シリコン基板 ２ 熱酸化シリコン層 ３ 第１の窒化シリコン層 ４ 酸化領域 ５ 第２の窒化シリコン層 ６、７、８ 凹部 ９、１０ 窒化部分 １１ くぼみ １２、１５ 座部 １３ 深いくぼみ（溝） １４ 酸化側壁
Claims (11)
- 【請求項１】 （ａ）少なくとも１つの実質的に単結晶
体のシリコンを含む基板を準備するステップと、 （ｂ）上記単結晶体上に二酸化シリコンのパッド層を形
成するステップと、 （ｃ）上記パッド層上に窒化シリコンの耐酸化層を形成
するステップと、 （ｄ）上記耐酸化層および上記パッド層をパターニング
およびエッチングして島が所望される所定の位置に上記
単結晶体を露出させ、そして上記単結晶体内に凹部を異
方性エッチングするステップと、 （ｅ）上記耐酸化層を除く上記パッド層を選択等方性エ
ッチングして上記耐酸化層の下にアンダカットを形成す
るステップと、 （ｆ）付加的な窒化シリコン層を共形的に被着しかつ等
方性エッチングして上記アンダカットを塞ぐステップ
と、 （ｇ）上記単結晶体を酸化して厚い酸化領域を形成する
ステップと、 （ｈ）上記パッド層および耐酸化層を除去して能動素子
を形成できる位置を露出するステップとを含む製造方
法。 - 【請求項２】 ステップ（ｆ）における共形的被着はパ
ッド層の厚さの半分より少し大きく行われる請求項１記
載の製造方法。 - 【請求項３】 ステップ（ｆ）における等方性エッチン
グはウエットエッチングにより行われる請求項１記載の
製造方法。 - 【請求項４】 ステップ（ｅ）における等方性エッチン
グはウエットエッチングステップである請求項１記載の
製造方法。 - 【請求項５】 （ａ）少なくとも１つの実質的に単結晶
体のシリコンからなる半導体材料を含む基板を準備する
ステップと、 （ｂ）上記単結晶体上にパッド層を形成するステップ
と、 （ｃ）上記パッド層上に耐酸化材料層を形成するステッ
プと、 （ｄ）上記耐酸化材料層および上記パッド層をパターニ
ングおよびエッチングして島が所望される所定の位置に
上記単結晶体を露出させ、そして上記単結晶体内に凹部
を異方性エッチングするステップと、 （ｅ）上記耐酸化層を除く上記パッド層を選択等方性エ
ッチングして上記耐酸化材料層の下にアンダカットを形
成するステップと、 （ｆ）付加的な耐酸化材料層を共形的に被着しかつ等方
性エッチングして上記アンダカットを塞ぐステップと、 （ｇ）上記単結晶体を酸化して厚い酸化領域を形成する
ステップと、 （ｈ）上記パッド層および耐酸化材料層を除去して能動
素子を形成できる位置を露出するステップとを含む製造
方法。 - 【請求項６】 ステップ（ｆ）における共形的被着はパ
ッド層の厚さの半分より少し大きく行われる請求項５記
載の製造方法。 - 【請求項７】 ステップ（ｆ）における等方性エッチン
グはウエットエッチングにより行われる請求項５記載の
製造方法。 - 【請求項８】 ステップ（ｅ）における等方性エッチン
グはウエットエッチングステップである請求項５記載の
製造方法。 - 【請求項９】 酸化物層で覆われ、次いで第１の窒化物
層で覆われかつ絶縁領域を成長するための少なくとも１
つの開口が規定される半導体基板を有する半導体電子素
子の選択拡散からバードビークを除去する方法におい
て、 上記開口により露出された基板を選択異方性エッチング
してその内部に凹部を規定するステップと、 くぼみ内の酸化物層を横に選択エッチングして上記半導
体基板および上記窒化物層間に周辺凹部を規定するステ
ップと、 上記周辺凹部を窒化物で塞ぐステップと、 上記周辺凹部を塞ぐ窒化部分のため減少した横酸化物成
長で上記絶縁領域を形成するように上記くぼみ内に酸化
物を成長するステップとを含む半導体電子素子の選択拡
散からバードビークを除去する方法。 - 【請求項１０】 酸化物層で覆われ、次いで第１の窒化
物層で覆われかつ側壁酸化物領域を成長するための少な
くとも１つの溝が規定される半導体基板を有する半導体
電子素子の選択拡散からバードビークを除去する方法に
おいて、 上記溝内の酸化物層を選択エッチングして上記半導体基
板および上記窒化物層間に周辺凹部を規定するステップ
と、 上記周辺凹部を窒化物で塞ぐステップと、 上記周辺凹部を塞ぐ窒化部分に隣接する各側壁区域を形
成するように上記溝内に酸化物を成長するステップとを
含む半導体電子素子の選択拡散からバードビークを除去
する方法。 - 【請求項１１】 塞ぐステップは溝の内部に延在する第
２の窒化物表面層を被着することにより行われる請求項
１０記載の半導体電子素子の選択拡散からバードビーク
を除去する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92830514A EP0589124B1 (en) | 1992-09-23 | 1992-09-23 | Method for eliminating the bird's beak from selective oxidations of semiconductor electronic devices |
| IT92830514.3 | 1992-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295954A true JPH06295954A (ja) | 1994-10-21 |
Family
ID=8212179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234836A Pending JPH06295954A (ja) | 1992-09-23 | 1993-09-21 | 製造方法および半導体電子素子の選択酸化からバードビークを除去する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5504034A (ja) |
| EP (1) | EP0589124B1 (ja) |
| JP (1) | JPH06295954A (ja) |
| DE (1) | DE69228117T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897202A (ja) * | 1994-09-22 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
| KR0179807B1 (ko) * | 1995-12-30 | 1999-03-20 | 문정환 | 반도체 기억소자 제조방법 |
| US5891788A (en) * | 1996-11-14 | 1999-04-06 | Micron Technology, Inc. | Locus isolation technique using high pressure oxidation (hipox) and protective spacers |
| TW388100B (en) * | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
| US6399462B1 (en) * | 1997-06-30 | 2002-06-04 | Cypress Semiconductor Corporation | Method and structure for isolating integrated circuit components and/or semiconductor active devices |
| KR100247939B1 (ko) * | 1997-09-08 | 2000-03-15 | 윤종용 | 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법 |
| TW415018B (en) * | 1997-10-18 | 2000-12-11 | United Microelectronics Corp | Manufacture of LOCOS |
| JP3955404B2 (ja) * | 1998-12-28 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| US20070224838A1 (en) * | 2006-03-27 | 2007-09-27 | Honeywell International Inc. | Method of straining a silicon island for mobility improvement |
| CN101359615B (zh) * | 2007-07-30 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件隔离结构及半导体器件的制作方法 |
| CN112086352B (zh) * | 2020-08-06 | 2024-02-20 | 北京晶亦精微科技股份有限公司 | 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0052948A1 (en) * | 1980-11-24 | 1982-06-02 | Motorola, Inc. | Oxide isolation process |
| US4563227A (en) * | 1981-12-08 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device |
| JPS5994844A (ja) * | 1982-11-24 | 1984-05-31 | Nec Corp | 半導体装置の製造方法 |
| JPS6021541A (ja) * | 1983-07-15 | 1985-02-02 | Nec Corp | 半導体装置の製造方法 |
| JPS61296741A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 半導体装置の製造方法 |
| JPH079930B2 (ja) * | 1985-07-10 | 1995-02-01 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPS62133732A (ja) * | 1985-12-06 | 1987-06-16 | Nec Corp | 半導体装置の製造方法 |
| NL8601415A (nl) * | 1986-06-02 | 1988-01-04 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| EP0518418A1 (en) * | 1991-06-10 | 1992-12-16 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation |
-
1992
- 1992-09-23 DE DE69228117T patent/DE69228117T2/de not_active Expired - Fee Related
- 1992-09-23 EP EP92830514A patent/EP0589124B1/en not_active Expired - Lifetime
-
1993
- 1993-09-20 US US08/124,695 patent/US5504034A/en not_active Expired - Lifetime
- 1993-09-21 JP JP5234836A patent/JPH06295954A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0589124B1 (en) | 1999-01-07 |
| EP0589124A1 (en) | 1994-03-30 |
| DE69228117T2 (de) | 1999-05-20 |
| US5504034A (en) | 1996-04-02 |
| DE69228117D1 (de) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175123A (en) | High-pressure polysilicon encapsulated localized oxidation of silicon | |
| EP0459397B1 (en) | Method of fabricating a semiconductor device having a trench for device isolation | |
| US5387540A (en) | Method of forming trench isolation structure in an integrated circuit | |
| US6121110A (en) | Trench isolation method for semiconductor device | |
| EP0540277B1 (en) | Method for planarized isolation for CMOS devices | |
| JP3171764B2 (ja) | 半導体装置の製造方法 | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR100278729B1 (ko) | 집적 회로에서의 전기적 분리 구조체 형성 방법 | |
| JPH08330297A (ja) | 半導体装置の素子分離膜及びその形成方法 | |
| JPS6175540A (ja) | 集積回路の製法 | |
| JPH06295954A (ja) | 製造方法および半導体電子素子の選択酸化からバードビークを除去する方法 | |
| US5985736A (en) | Process for forming field isolation | |
| US6020622A (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| US5318922A (en) | Method for manufacturing a semiconductor device | |
| JPH07153829A (ja) | 分離構成体及びその製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JPH0521591A (ja) | 半導体装置の製造方法 | |
| JP2715972B2 (ja) | 半導体装置の製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| KR100353821B1 (ko) | 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP3164381B2 (ja) | 半導体装置の製造方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 |