JPH07153829A - 分離構成体及びその製造方法 - Google Patents

分離構成体及びその製造方法

Info

Publication number
JPH07153829A
JPH07153829A JP6205735A JP20573594A JPH07153829A JP H07153829 A JPH07153829 A JP H07153829A JP 6205735 A JP6205735 A JP 6205735A JP 20573594 A JP20573594 A JP 20573594A JP H07153829 A JPH07153829 A JP H07153829A
Authority
JP
Japan
Prior art keywords
oxide layer
substrate
layer
field oxide
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6205735A
Other languages
English (en)
Inventor
T C Chan
チャン ティー．シー．
Frank Bryant
ブライアント フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH07153829A publication Critical patent/JPH07153829A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 パンチスルーを防止するためにフィールドイ
オン注入のドーズを増加させることの必要性なしに基板
内に分離構成体を製造する方法を提供する。 【構成】 本発明によれば、最初に基板上にパッド酸化
物を成長させる。パッド酸化物の上にポリシリコンを付
着形成する。次いで、マスキングのために使用する窒化
シリコンをポリシリコン層の上に付着形成する。分離空
間とも呼ばれる開口をこれら３つの層内にエッチング形
成し基板の一部を露出させる。該開口内に第一フィール
ド酸化物を成長させる。この第一フィールド酸化物層を
エッチングしてフィールド酸化物領域の端部に沿って基
板の一部を露出させる。次いで、基板の露出部分にトレ
ンチをエッチング形成し、ドーパントのフィールドイオ
ン注入を行なう。イオン注入の後に、第二フィールド酸
化物層を成長させる。次いで、窒化シリコン、ポリシリ
コン及びパッド酸化物を除去し、本発明の分離構成体を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路及びその製造方
法に関するものであって、更に詳細には、半導体基板内
における分離構成体及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】例えばフィールド酸化物等の物質を使用
して種々の分離構成体がデバイス即ち装置を分離させる
ために使用されている。デバイスがますます小型となり
例えば深サブミクロンシリコンデバイス等においては、
分離空間を減少させることが望ましい。シリコンの局所
酸化（ＬＯＣＯＳ）又はＬＯＣＯＳの変形例で分離空間
を減少させる場合にはパンチスルーを防止するためにフ
ィールドイオン注入のドーズを増加させることが必要と
なる。イオン注入のドーズを増加させることの１つの欠
点は、接合ブレークダウンが低下し且つ接合リークが増
加することである。
【０００３】チャンネル長を増加させ従ってパンチスル
ーを減少させるためにトレンチ分離方法が使用されてい
る。然しながら、トレンチ分離方法では、可変幅トレン
チを充填する上での困難性があり、その処理が困難であ
る場合がある。二重トレンチ分離はデバイスを分離する
ために使用されている１つの方法である。例えば、Ｐａ
ｒｋ ｅｔ ａｌ．著「二重トレンチ分離（ＤＴＩ）：
深サブミクロンシリコンデバイス用の新しい分離技術
（Ｄｏｕｂｌｅ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ
（ＤＴＩ）： Ａ Ｎｏｖｅｌ Ｉｓｏｌａｔｉｏｎ
Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｄｅｅｐ−Ｓｕｂｍｉ
ｃｒｏｎ Ｓｉｌｉｃｏｎ Ｄｅｖｉｃｅｓ）」、ＶＬ
ＳＩシンポジウムダイジェスト、１９９３年５月の文献
を参照すると良い。現在公知の二重トレンチ分離構成体
を製造する方法は複雑である。例えば、上掲したＰａｒ
ｋ ｅｔ ａｌ．の文献に記載されている方法は、トレ
ンチを形成するためのウインドを与えるために、分離空
間内に窒化シリコンスペーサを配置させ且つ除去するこ
とを必要とする。
【０００４】
【発明が解決しようとする課題】本発明は、上述した如
き従来技術の欠点を解消し、チャンネル長を増加させ且
つ充填することが容易な分離端部において一様なトレン
チ寸法を製造する簡単な方法を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、パンチ
スルーを防止するためにフィールドイオン注入のドーズ
を増加させる必要性なしに、基板内に分離構成体を製造
する方法が提供される。この特定の利点は、基板上に最
初にパッド酸化物を成長させることによって酸化バリア
を形成することにより達成される。次いで、パッド酸化
物層の上にポリシリコンを付着形成する。次いで、マス
キングのために使用される窒化シリコンをポリシリコン
層の上に付着形成する。分離空間とも呼ばれる開口をこ
れら３つの層内にエッチング形成して、基板の一部を露
出させる。分離空間を形成する場合に、パッド酸化物層
を除去することは必要ではない。該開口内に第一フィー
ルド酸化物を成長させる。この第一フィールド酸化物層
をエッチングしてフィールド酸化物領域の端部に沿って
基板の一部を露出させる。次いで、基板の露出部分内に
トレンチ即ち溝をエッチング形成し、且つドーパントの
フィールドイオン注入を行なう。イオン注入の後に、第
二フィールド酸化物層を成長させる。次いで、これらの
窒化シリコン層、ポリシリコン層及びパッド酸化物層を
除去し、本発明に基づく分離構成体を与える。
【０００６】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造するための完全な処理の流れを構成するも
のではない。本発明は、当該技術分野において現在使用
されている集積回路製造技術に関連して実施することが
可能なものであり、特に本発明の重要な特徴を説明する
のに必要なステップについて重点的に説明する。尚、製
造過程における集積回路の一部の断面を示した添付の図
面は縮尺とおりに描いたものでなく、本発明の重要な特
徴をより良く示すために適宜拡縮して示してある。
【０００７】本発明の好適実施例によれば図１に示した
如く、基板１２の上に約５０Åの厚さの層としてパッド
酸化物層１０を付着形成する。パッド酸化物層は薄い熱
応力除去用のＳｉＯ2 層である。パッド酸化物層１０の
上に約２００Åの厚さにポリシリコン層１４を付着形成
する。ポリシリコン層１４の上に酸化物成長に対するバ
リヤとして窒化シリコン層１６を付着形成する。窒化シ
リコン層１６はこの実施例においては、約１，５００Å
の厚さの層として付着形成するが、約５００Å乃至２，
５００Åの範囲の厚さとすることが可能である。窒化シ
リコンは選択酸化に対するマスキング層として有用であ
る。何故ならば酸素は窒化シリコンを浸透することが困
難だからである。更に、窒化シリコンはパッシベーショ
ン層として特に適している。ＬＯＣＯＳをマスキングす
るためのその他の層を所望により使用することが可能で
ある。
【０００８】図２を参照すると、当該技術分野において
公知のパターニング及びエッチング方法によって分離空
間１８を形成する。例えば、分離空間１８はドライ異方
性エチングを使用してエッチング形成することが可能で
ある。パッド酸化物層１０は、分離空間１８を形成する
場合に除去される場合と除去されない場合とがある。図
３に示した如く、基板上約２，０００Åの厚さにフィー
ルド酸化物層２０を成長させる。
【０００９】次いで、弗化水素即ちＨＦを使用してフィ
ールド酸化物層２０をエッチングし、その結果得られる
構成を図４に示してある。ＨＦを使用することによって
フィールド酸化物層２０の約１，０００Åが除去され、
フィールド酸化物領域の端部において基板の一部が露出
される。図５は分離端部２４によって露出された基板１
２内にエッチング形成されたトレンチ即ち溝２２を示し
ている。トレンチ２２は異方性エッチングを使用してエ
ッチング形成することが可能である。各トレンチ２２は
約５，０００Åの深さで且つ１，５００Åの幅にエッチ
ング形成される。トレンチ２２をエッチングした後に、
図６に示した如く、トレンチ内にドーパントをイオン注
入することによってチャンネルストップ注入が形成され
る。
【００１０】次いで、図６に示した如く、フィールド酸
化物を成長させることによってトレンチ２２を充填させ
ることが可能である。本発明の好適実施例によれば、フ
ィールド酸化物は２，５００Åの厚さへ成長される。
【００１１】オプションとして、トレンチ２２内に約５
００Åのパッド酸化物又は薄い酸化物を成長させ、トレ
ンチ２２内にポリシリコンを付着形成し、次いで窒化シ
リコンからポリシリコンをエッチバックしてトレンチ２
２を充填した状態とさせることによってトレンチ２２を
充填させることが可能である。次いで、ポリシリコン及
び基板の一部を酸化して約２，５００Åの厚さのフィー
ルド酸化物２０を形成する。本発明の好適実施例によれ
ば、ポリシリコンの上部部分のみ酸化させる。このタイ
プの形成方法は、分離構成体における応力を緩和させる
ことに貢献する。
【００１２】その後に、窒化シリコン層１６と、ポリシ
リコン層１４と、パッド酸化物層１０とを除去して、図
７に示した二重トレンチ分離構成体を形成する。その後
に標準的な処理を行なって活性装置等を形成することが
可能である。
【００１３】上述した実施例では特定のパラメータを使
用しているが、これらのパラメータは本発明の適用条件
によって変化させることが可能であることは勿論であ
る。例えば、パッド酸化物層１０は約２５Å乃至約１５
０Åの範囲のものとすることが可能であり、且つ窒化シ
リコン層１６は約５００Å乃至約２，５００Åの範囲の
ものとすることが可能である。フィールド酸化物層１８
は約５００Å乃至約４，０００Åの範囲のものとするこ
とが可能である。フィールド酸化物層１８からは約５０
０Å乃至約３，０００Åをエッチングすることが可能で
ある。
【００１４】トレンチ即ち溝は基板内において任意の所
望のレベルへエッチング形成させることが可能である。
図示した実施例では２つのトレンチを示しているが、そ
の他の例えば１個又は３個等の任意の数のトレンチを形
成することが可能である。トレンチが充填される場合に
は、その場合に形成されるフィールド酸化物層は、基板
の上に約１，０００Å乃至４，０００Åの範囲のものと
することが可能である。
【００１５】図示例においてはフィールド酸化物層をエ
ッチングするために等方性ウエット化学エッチングを使
用している。図示例においてはＨＦを使用しているが、
例えばＨＦにＮＨ4 Ｆを混合させたもの等その他のタイ
プのエッチを使用することも可能である。使用されるエ
ッチはフィールド酸化物をエッチングするが窒化シリコ
ン又は単結晶シリコンをエッチングすることのないもの
とすべきである。更に、除去すべきフィールド酸化物の
量に関して良好な制御を得るために、そのエッチは充分
に遅い速度でフィールド酸化物をエッチングすべきであ
る。
【００１６】基板内へイオン注入するドーパントの量は
長いチャンネルを与えることによって減少させることが
可能である。更に、基板内へイオン注入するドーパント
の量は、ＬＯＣＯＳ又はグローバルトレンチプロセスと
比較して減少させることが可能である。
【００１７】図７に示した如く、分離領域と活性領域と
の間の遷移は、本発明に基づいて製造されたトレンチに
おいては点５０及び５２において一層滑らかなものであ
る。窒化シリコンスペーサを使用する場合には、これら
２つの点においてより急峻な遷移状態となる。トレンチ
は異方性エッチングを使用してエッチング形成する。
尚、プラズマエッチング、フレオン、ＳｉＦ2 ガスを使
用するエッチング手順を使用することが可能である。
【００１８】従って、本発明は分離端部において一様な
トレンチ寸法を与える分離構成体の製造方法を提供して
いる。この構成体の１つの利点は、レイアウトピッチが
減少されており、より長い経路長がラッチアップを最小
としており、且つ深い酸化物の量が少ないことによって
深さ全体をエッチングする場合と比較して応力をより少
なくさせている。応力がより少ないので、欠陥により発
生する基板からのリークはより少ない。更に、本発明に
基づいてトレンチを形成する別の利点は、より高い分離
電圧を得ることが可能であり、且つ活性領域と活性領域
との間のパンチスルーが発生する可能性が低下されてい
ることである。本発明は、更に既存の方法よりも簡単で
あり、窒化シリコンスペーサに対する必要性を取除いて
いる。
【００１９】窒化シリコンスペーサを使用する場合と比
較した本発明の別の利点は、図７における点５０及び５
２における分離領域と活性領域との間の遷移は二重のバ
ードビークが形成されることにより一層滑らかであると
いうことである。本発明によって与えられるような滑ら
かな遷移は窒化シリコンスペーサを使用するプロセスの
場合には得ることが不可能である。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 パッド酸化物、ポリシリコン、窒化シリコン
の初期的な層を示した概略断面図。
【図２】 エッチングにより形成した分離空間を示した
概略断面図。
【図３】 基板上にフィールド酸化物層を成長させた状
態を示した概略断面図。
【図４】 フィールド酸化物層をエッチングすることに
よって得られる構成を示した概略断面図。
【図５】 基板内にエッチング形成した２つのトレンチ
を示した概略断面図。
【図６】 図５の構成に示したトレンチを充填した状態
を示した概略断面図。
【図７】 パッド酸化物とポリシリコンと窒化シリコン
とを除去した後の分離構成体の最終的な形態を示した概
略断面図。
【符号の説明】
１０ パッド酸化物層 １２ 基板 １４ ポリシリコン層 １６ 窒化シリコン層 １８ 分離空間 ２０ フィールド酸化物層 ２２ トレンチ（溝） ２４ 分離端部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 基板内に分離構成体を製造する方法にお
    いて、 基板上に酸化バリアを形成し、 前記酸化バリア内に開口を形成してフィールド酸化領域
    を画定し、 前記フィールド酸化領域における前記基板を酸化してフ
    ィールド酸化物層を形成し、 前記フィールド酸化物層の一部を除去して前記基板の一
    部を露出させ、 前記基板の前記露出した部分にトレンチを形成し、 前記基板の前記露出した部分を酸化して前記トレンチを
    充填する第二フィールド酸化物領域を形成する、上記各
    ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、更に、前記トレンチ
    内にフィールド酸化物を形成するために前記基板の前記
    露出した部分を酸化するステップの前に、前記トレンチ
    内にドーパントをイオン注入することを特徴とする方
    法。
  3. 【請求項３】 請求項１において、前記トレンチ内にフ
    ィールド酸化物を形成するために前記基板の前記露出し
    た部分を酸化するステップが、 ポリシリコンを付着させて前記トレンチをポリシリコン
    で充填し、 前記窒化物層からポリシリコンをエッチング除去し、 前記ポリシリコンの上部部分を酸化して前記トレンチを
    充填するフィールド酸化物を形成する、ことを特徴とす
    る方法。
  4. 【請求項４】 請求項１において、前記酸化バリアが、
    前記基板上にパッド酸化物層を成長させ、前記パッド酸
    化物層上にポリシリコン層を付着形成し、前記ポリシコ
    ン層上に窒化シリコン層を付着形成する、ことによって
    形成することを特徴とする方法。
  5. 【請求項５】 請求項１において、前記開口を形成する
    ステップが、異方性エッチングで前記酸化バリアをエッ
    チングすることを特徴とする方法。
  6. 【請求項６】 請求項１において、前記フィールド酸化
    物層の一部を除去するステップが、等方性エッチングで
    前記フィールド酸化物層をエッチングすることを特徴と
    する方法。
  7. 【請求項７】 請求項１において、前記フィールド酸化
    物層の一部を除去するステップが、前記フィールド酸化
    物層のウエット等方性エッチングを行なうことを特徴と
    する方法。
  8. 【請求項８】 請求項１において、前記フィールド酸化
    物層の一部を除去するステップが、弗化水素で前記フィ
    ールド酸化物層をエッチングすることを特徴とする方
    法。
  9. 【請求項９】 請求項１において、前記トレンチを形成
    するステップが、前記基板の露出した部分を異方性エッ
    チングでエッチングすることを特徴とする方法。
  10. 【請求項１０】 請求項１において、前記トレンチを形
    成するステップが、前記基板の露出した部分をドライ異
    方性エッチングでエッチングすることを特徴とする方
    法。
  11. 【請求項１１】 請求項２において、前記パッド酸化物
    層が約２５Å乃至約５００Åであることを特徴とする方
    法。
  12. 【請求項１２】 請求項２において、前記第一ポリシリ
    コン層が約５０Å乃至約５００Åであることを特徴とす
    る方法。
  13. 【請求項１３】 請求項２において、前記窒化シリコン
    層が約５００Å乃至約２，５００Åであることを特徴と
    する方法。
  14. 【請求項１４】 請求項１において、前記トレンチを充
    填するフィールド酸化物が約５００Å乃至約３，０００
    Åの厚さであることを特徴とする方法。
  15. 【請求項１５】 請求項３において、前記第二フィール
    ド酸化物層が約１，０００Å乃至約４，０００Åの厚さ
    であることを特徴とする方法。
  16. 【請求項１６】 基板内に分離構成体を製造する方法に
    おいて、 基板上にパッド酸化物層を成長させ、 第一ポリシリコン層を付着形成し、 窒化シリコン層を付着形成し、 前記基板の一部を露出させる分離空間を形成し、 前記露出した基板上に第一フィールド酸化物層を成長さ
    せ、 前記第一フィールド酸化物層をエッチングして予め選択
    した量の基板を露出させ、 前記露出した基板内に少なくとも１個のトレンチをエッ
    チング形成し、 前記少なくとも１個のトレンチが充填されるように第二
    フィールド酸化物層を成長させ、 前記窒化シリコン層とポリシリコン層とパッド酸化物層
    とを除去する、上記各ステップを有することを特徴とす
    る方法。
  17. 【請求項１７】 請求項１６において、前記分離空間を
    形成するステップが、前記窒化シリコン層と、前記第一
    ポリシリコン層と、前記パッド酸化物層とを前記基板の
    一部からエッチング除去することを特徴とする方法。
  18. 【請求項１８】 請求項１７において、前記エッチング
    が異方性エッチングであることを特徴とする方法。
  19. 【請求項１９】 請求項１８において、前記異方性エッ
    チングがドライ異方性エッチングであることを特徴とす
    る方法。
  20. 【請求項２０】 請求項１９において、前記ドライ異方
    性エッチングがプラズマエッチングシステム内において
    実施されることを特徴とする方法。
  21. 【請求項２１】 請求項１７において、前記第一フィー
    ルド酸化物層をエッチングするステップが、前記第一フ
    ィールド酸化物層を等方性エッチングすることを特徴と
    する方法。
  22. 【請求項２２】 請求項１７において、前記第一フィー
    ルド酸化物層をエッチングするステップが、前記第一フ
    ィールド酸化物層をウエット等方性エッチングすること
    を特徴とする方法。
  23. 【請求項２３】 請求項１７において、前記第一フィー
    ルド酸化物層をエッチングするステップが、前記第一フ
    ィールド酸化物層を弗化水素でウエット等方性エッチン
    グすることを特徴とする方法。
  24. 【請求項２４】 請求項１７において、前記少なくとも
    １個のトレンチをエッチング形成するステップが異方性
    エッチングであることを特徴とする方法。
  25. 【請求項２５】 請求項１７において、前記少なくとも
    １個のトレンチをエッチング形成するステップがドライ
    異方性エッチングであることを特徴とする方法。
  26. 【請求項２６】 請求項１７において、前記第二フィー
    ルド酸化物層を成長させるステップの前に前記少なくと
    も１個のトレンチ内にドーパントをイオン注入すること
    を特徴とする方法。
  27. 【請求項２７】 請求項１７において、前記パッド酸化
    物層が約２５Å乃至約５００Åであることを特徴とする
    方法。
  28. 【請求項２８】 請求項１７において、前記第一ポリシ
    リコン層が約５０Å乃至約５００Åであることを特徴と
    する方法。
  29. 【請求項２９】 請求項１７において、前記窒化シリコ
    ン層が約５００Å乃至約２，５００Åであることを特徴
    とする方法。
  30. 【請求項３０】 請求項１７において、前記第一フィー
    ルド酸化物層が約５００Å乃至約４，０００Åであるこ
    とを特徴とする方法。
  31. 【請求項３１】 請求項１７において、前記第一フィー
    ルド酸化物層が約５００Å乃至約３，０００Åをエッチ
    ングして基板の予め選択した区域を露出させることを特
    徴とする方法。
  32. 【請求項３２】 請求項１７において、前記第二フィー
    ルド酸化物層が約１，０００Å乃至約４，０００Åであ
    ることを特徴とする方法。
  33. 【請求項３３】 基板内に分離構成体を製造する方法に
    おいて、 約２５Å乃至約１５０Åの厚さのパッド酸化物層を基板
    上に成長させ、 前記パッド酸化物層上に約５０Å乃至約５００Åの第一
    ポリシリコン層を付着形成し、 前記第一ポリシリコン層上に約５００Å乃至約２，５０
    ０Åの窒化シリコン層を付着形成し、 前記パッド酸化物層と第一ポリシリコン層と窒化シリコ
    ン層とに分離空間を形成して基板の一部を露出させ、 約５００Å乃至約４，０００Åの厚さの第一フィールド
    酸化物層を前記露出した基板上に成長させ、 前記第一フィールド酸化物層の約５００Å乃至約３，０
    ００Åをエッチング除去して基板の予め選択した区域を
    露出させ、 前記露出した基板内に少なくとも１個のトレンチをエッ
    チング形成し、 前記少なくとも１個のトレンチ内にドーパントをイオン
    注入し、 前記少なくとも１個のトレンチが充填されかつ前記フィ
    ールド酸化物層が前記基板の上方において約１，０００
    Å乃至約４，０００Åであるように第二フィールド酸化
    物層を成長させ、 前記窒化シリコン層と、ポリシリコン層と、パッド酸化
    物層とを除去する、上記各ステップを有することを特徴
    とする方法。
  34. 【請求項３４】 基板内に分離構成体を製造する方法に
    おいて、 約２５Å乃至約１５０Åの厚さのパッド酸化物層を基板
    上に成長させ、 約５０Å乃至約５００Åの厚さの第一ポリシリコン層を
    前記パッド酸化物層上に付着形成し、 約５００Å乃至約２，５００Åの厚さの窒化シリコン層
    を前記第一ポリシリコン層上に付着形成し、 前記パッド酸化物層と第一ポリシリコン層と窒化シリコ
    ン層に分離空間を形成して基板の一部を露出させ、 前記基板の露出した部分に約５００Å乃至約３，０００
    Åの厚さの第一フィールド酸化物層を成長させ、 前記第一フィールド酸化物層の約５００Å乃至約３，０
    ００Åをエッチング除去して基板の予め選択した区域を
    露出させ、 前記露出した基板内に少なくとも１個のトレンチをエッ
    チング形成し、 約５０Å乃至約１，０００Åの薄い酸化物を成長させ、 前記少なくとも１個のトレンチ内にドーパントをイオン
    注入し、 前記少なくとも１個のトレンチがポリシリコンで充填さ
    れるようにポリシリコンを付着形成し、 前記窒化シリコン層からポリシリコンをエッチング除去
    し、 前記ポリシリコンの上部部分を酸化して前記少なくとも
    １個のトレンチ内にポリシリコンで充填したトレンチを
    形成し、 前記窒化シリコン層と第一ポリシリコン層とパッド酸化
    物層とを除去する、上記各ステップを有することを特徴
    とする方法。
JP6205735A 1993-08-31 1994-08-30 分離構成体及びその製造方法 Pending JPH07153829A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11467193A 1993-08-31 1993-08-31
US114671 1993-08-31

Publications (1)

Publication Number Publication Date
JPH07153829A true JPH07153829A (ja) 1995-06-16

Family

ID=22356714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6205735A Pending JPH07153829A (ja) 1993-08-31 1994-08-30 分離構成体及びその製造方法

Country Status (4)

Country Link
US (1) US5696021A (ja)
EP (1) EP0641022B1 (ja)
JP (1) JPH07153829A (ja)
DE (1) DE69434736D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418300B1 (ko) * 1996-12-04 2004-04-17 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0641022B1 (en) * 1993-08-31 2006-05-17 STMicroelectronics, Inc. Isolation structure and method for making same
KR0168196B1 (ko) * 1995-12-14 1999-02-01 김광호 반도체장치의 소자분리 영역 형성방법
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
TW351849B (en) * 1997-09-11 1999-02-01 United Microelectronics Corp Method for fabricating shadow trench insulation structure
TW432715B (en) * 1998-10-19 2001-05-01 United Microelectronics Corp Fabrication method of metal oxide semiconductor element
US6060348A (en) * 1998-11-02 2000-05-09 Vanguard International Semiconducter Corporation Method to fabricate isolation by combining locos and shallow trench isolation for ULSI technology
US6140206A (en) * 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
US7019348B2 (en) * 2004-02-26 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded semiconductor product with dual depth isolation regions
FR2879020B1 (fr) * 2004-12-08 2007-05-04 Commissariat Energie Atomique Procede d'isolation de motifs formes dans un film mince en materiau semi-conducteur oxydable
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127344A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置の製造方法
JPS58220444A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体装置の製造方法
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
JPS59119848A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS6038832A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置とその製造方法
JPS6088468A (ja) * 1983-10-13 1985-05-18 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体集積装置の製造方法
JPS6185838A (ja) * 1984-10-04 1986-05-01 Nec Corp 半導体装置の製造方法
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
JPS6430248A (en) * 1987-07-27 1989-02-01 Hitachi Ltd Formation of on-the-trench insulation film
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
EP0377871A3 (en) * 1989-01-09 1991-03-27 Texas Instruments Incorporated Self-aligned window at recessed intersection of insulating regions
US5028559A (en) * 1989-03-23 1991-07-02 Motorola Inc. Fabrication of devices having laterally isolated semiconductor regions
JP2765965B2 (ja) * 1989-07-12 1998-06-18 沖電気工業株式会社 半導体集積回路装置の製造方法
JPH03110856A (ja) * 1989-09-26 1991-05-10 Fujitsu Ltd 半導体装置の製造方法
US5106777A (en) * 1989-09-27 1992-04-21 Texas Instruments Incorporated Trench isolation process with reduced topography
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
JP2597022B2 (ja) * 1990-02-23 1997-04-02 シャープ株式会社 素子分離領域の形成方法
JP2680923B2 (ja) * 1990-10-16 1997-11-19 山口日本電気株式会社 半導体装置の製造方法
EP0641022B1 (en) * 1993-08-31 2006-05-17 STMicroelectronics, Inc. Isolation structure and method for making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418300B1 (ko) * 1996-12-04 2004-04-17 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Also Published As

Publication number Publication date
EP0641022A3 (en) 1997-12-29
US5696021A (en) 1997-12-09
EP0641022B1 (en) 2006-05-17
DE69434736D1 (de) 2006-06-22
EP0641022A2 (en) 1995-03-01

Similar Documents

Publication Publication Date Title
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
EP0459397B1 (en) Method of fabricating a semiconductor device having a trench for device isolation
EP0375632B1 (en) A process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures
KR930011458B1 (ko) 반도체장치의 필드산화막 형성방법
JPH08330297A (ja) 半導体装置の素子分離膜及びその形成方法
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
US5137843A (en) Isolation method for semiconductor device
JPH07153829A (ja) 分離構成体及びその製造方法
US20030170964A1 (en) Oxidation of ion implanted semiconductors
US20030176043A1 (en) Shallow trench isolation approach for improved STI corner rounding
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH06295954A (ja) 製造方法および半導体電子素子の選択酸化からバードビークを除去する方法
JPH10144782A (ja) 隔離領域の形成方法
JPH11145273A (ja) 半導体装置の製造方法
JPH05198569A (ja) フィールド酸化物領域の製造方法
JPH04278534A (ja) 半導体装置の素子分離方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
EP0410508A2 (en) Process for defining and forming an active region of very limited dimensions in a semiconductor layer
KR940001813B1 (ko) 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치
KR960014450B1 (ko) 반도체 소자 격리방법
JPH02174139A (ja) 半導体装置の製造方法
KR100256228B1 (ko) 반도체 소자의 분리막 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301