JP2005332996A

JP2005332996A - 半導体装置、及びその製造方法

Info

Publication number: JP2005332996A
Application number: JP2004150283A
Authority: JP
Inventors: Kaoru Ozawa; 薫小澤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2004-05-20
Filing date: 2004-05-20
Publication date: 2005-12-02
Also published as: US20050260799A1

Abstract

【課題】制御性良く、均一なフィールド酸化膜を形成することができるＳＯＩ半導体装置の製造方法を提供する。
【解決手段】支持基板１と支持基板１上に第１絶縁膜２を介して形成された半導体層３からなるＳＯＩ基板と、半導体層３上を第２絶縁膜４で覆うステップと、第２絶縁膜４上を第３絶縁膜５で覆うステップと、第３絶縁膜５、第２絶縁膜４及び半導体層３に開口部９を形成して第１絶縁膜２を露出するステップと、開口部９において第１絶縁膜２を介して支持基板１を熱酸化してフィールド酸化膜６を形成するステップと、第３絶縁膜５及び第２絶縁膜４を除去するステップと、を含むことを特徴とする半導体装置の製造方法。
【選択図】図１

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。

半導体装置において、個々のトランジスタを素子分離する方法としてこれまでに様々な構造が工夫され用いられてきている。その代表的な手法がＬＯＣＯＳ（Local Oxidation of Silicon）である。このＬＯＣＯＳ法は、シリコン基板表面に耐酸化性を持つシリコン窒化膜（Si₃N₄）を部分的に形成した状態で基板を熱酸化処理し、シリコン窒化膜に覆われていない部分の基板表面部だけを局所的に酸化して素子分離領域を形成するものである。

ところで、近年、半導体装置の高密度化と高性能化を実現するため、ＳＯＩ（Silicon on Insulator）基板を用いて半導体装置を製造することがある。このＳＯＩ基板を用いる半導体装置においても、バルク基板を用いた半導体装置と同様に素子分離手法としてＬＯＣＯＳ法は広く利用されている。
ＬＯＣＯＳ法を基本とする素子分離手法を用いて製造された半導体装置が、例えば、特許文献１、２及び３に記載されている。

特許文献１に記載の半導体装置は、サファイアからなる絶縁基板を用い、該絶縁基板上に設けられた第１の酸化膜によって素子分離を行っている。この第１の酸化膜の形成はＬＯＣＯＳ法によるものであり、前記絶縁基板上に形成されたシリコン層（ＳＯＩ層）を直接熱酸化処理することによって行われる。
特許文献２に記載の半導体装置は、ＳＯＩ基板において、ＳＯＩ層の熱酸化による酸化膜とＣＶＤ法による堆積酸化膜との二重構造により素子分離領域を形成している。この二重構造を形成する際には、まず素子分離領域におけるＳＯＩ層を絶縁膜との界面付近の部分を残して除去し、その界面付近に残存したＳＯＩ層を熱酸化処理する。この残存したＳＯＩ層による熱酸化膜のみでは十分な膜厚が得られないため、それをＣＶＤ（Chemical Vapor Deposition）法による堆積酸化膜で補っている。ＳＯＩ層を部分除去するのは熱酸化処理に要する時間を短時間に抑えるためである。

特許文献３に記載の半導体装置は、ＬＯＣＯＳ法による素子分離において問題となる素子領域端部への酸化膜の広がり、いわゆるバーズビークを抑制する素子分離法である。
バーズビークは、ＳＯＩ層の熱酸化処理時に酸化マスク層であるシリコン窒化膜の側壁が酸化雰囲気中に晒されていることで起こる。この半導体装置では、酸化マスク層であるシリコン窒化膜側壁をさらに別のシリコン窒化膜で覆い、熱酸化処理時の素子領域への酸素の侵入を防いでいる。シリコン窒化膜を二重に形成することになるため、パッド酸化膜とパッドポリシリコン層で基板への応力を緩和している。
特開昭５８−１２２７７４号公報（第３−５，図２）特開平２−２０８９５３号公報（第２−３、図１）特開平６−２８３５２２号公報（第３−５、図１−４）

前記特許文献１、及び２に示すように、ＳＯＩ基板上でＬＯＣＯＳ法を用いて素子分離を行う場合、その素子分離領域を形成する酸化膜（フィールド酸化膜）はＳＯＩ層の熱酸化処理によるものが基本となっている。しかしながら、通常ＳＯＩ層は数十nm程度と薄いことに加え、素子分離領域のシリコン窒化膜を除去して開口部を形成する際、直下のＳＯＩ層がオーバーエッチングでさらに薄膜化してしまい、素子分離に必要な厚さの熱酸化膜を形成することができない。

また、特許文献３ではシリコン窒化膜の二重構造によりバーズビーク成長を抑制しているが、それに伴い二重の応力緩和層が必要となりプロセス的には複雑になる。

本発明に係る半導体装置の製造方法は、支持基板と支持基板上に第１絶縁膜を介して形成された半導体層からなるＳＯＩ基板において、半導体層上を第２絶縁膜で覆うステップと、第２絶縁膜上を第３絶縁膜で覆うステップと、第３絶縁膜、第２絶縁膜及び半導体層に開口部を形成して第１絶縁膜を露出するステップと、開口部において第１絶縁膜を介して支持基板を熱酸化してフィールド酸化膜を形成するステップと、第３絶縁膜及び第２絶縁膜を除去するステップとを含むことを特徴とする。

また、別の発明に係る半導体装置の製造方法は、上記開口部を形成するステップの後において、開口部の内壁に第４絶縁膜を形成するステップを含むことを特徴とする。

本発明によれば、素子分離領域の半導体層（ＳＯＩ層）を除去し、十分な膜厚を有する支持基板を熱酸化処理することにより、フィールド酸化膜を制御性良く均一に形成することができる。
また、別の発明によれば、開口部の内壁をＳＯＩ基板の絶縁層（第１絶縁膜）と同じ熱膨張係数を有する絶縁膜（第４絶縁膜）で保護する、すなわち開口部内に半導体層の側壁が露出しないようにすることにより、素子領域端部へのバーズビークの広がりを抑制することができるとともに、半導体層３への応力も緩和することができる。

（１）第１実施形態
第１実施形態では、ＳＯＩ基板の支持基板を熱酸化処理してフィールド酸化膜を形成する。
図１（ａ）乃至（ｄ）は、本発明の第１実施形態に係るＳＯＩ半導体装置の製造方法を説明するための断面図である。このＳＯＩ半導体装置は、完全空乏（Fully-Depleted, FD）で動作するＳＯＩ半導体装置である。また、ＳＯＩ半導体装置は、部分空乏（Partially-Depleted, PD）のＳＯＩ半導体装置であってもよい。本発明は、ＳＯＩ層が例えば５０ｎｍ以下のように薄く形成されるＳＯＩ半導体装置に特に有効であるが、ＳＯＩ層の膜厚に依存するものではなく、ＳＯＩ基板を用いる半導体装置全般に適用可能である。

図１（ａ）に示すように、シリコンの支持基板１、埋め込み酸化膜（BOX: BuriedOxide）２、単結晶シリコンの半導体層（ＳＯＩ層）３からなるＳＯＩ基板を準備する。ＳＯＩ基板は、ＳＩＭＯＸ（Silicon Implanted Oxide）によるものでも貼り合わせによるものでも構わない。
次に、半導体層３上に熱酸化法によりシリコン酸化膜４を形成し、ＣＶＤ法によりシリコン窒化膜（Si₃N₄）５を堆積する。このシリコン窒化膜５は、後述するフィールド酸化膜形成時の酸化抑制マスクとして機能する。

次に、シリコン窒化膜５の上にフォトレジスト膜（図示せず）を塗布し、露光、現像の工程を経て、シリコン窒化膜５上には素子分離領域の上方が開口されたレジストパターンが形成される。このレジストパターンをマスクとしてシリコン窒化膜５、シリコン酸化膜４、半導体層３を、例えば反応性イオンエッチング（RIE: Reactive Ion Etching）などで順次選択的にエッチングする。これにより、図１（ｂ）に示すように、素子分離領域において埋め込み酸化膜２を露出する開口部９を形成する。このとき、開口部９内において半導体層３を完全に除去する。

次に、フォトレジストを除去した後、埋め込み酸化膜２を介して素子分離領域の支持基板１をドライ法、またはウエット法により熱酸化する。これにより、図１（ｃ）に示す様に、開口部９の下方において、支持基板１の埋め込み酸化膜２側が熱酸化されるとともに膨張してシリコン酸化膜１ａが形成され、埋め込み酸化膜２が上方に押し上げられる。この結果、埋め込み酸化膜２の表面はシリコン酸化膜４の表面と同程度の高さまで隆起する。

その後、シリコン窒化膜５を除去し、シリコン酸化膜４及び埋め込み酸化膜２を半導体層３が露出するまで除去すれば、図１（ｄ）に示すように、埋め込み酸化膜２からなるフィールド酸化膜６が形成される。
〔作用効果〕
第１実施形態に係るＳＯＩ半導体装置の製造方法によれば、フィールド酸化膜６を形成する際、十分な膜厚を有するシリコンの支持基板１を熱酸化することで、膜厚の薄い半導体層３を熱酸化する場合に比して、十分な膜厚を有するフィールド酸化膜を制御性良く均一に形成することができる。

（２）第２実施形態
第２実施形態では、支持基板１の熱酸化に先立って、開口部９も内壁に絶縁膜７（図２参照）を形成する。
図２（ａ）乃至（ｅ）は、本発明の第２実施形態に係るＳＯＩ半導体装置の製造方法を説明するための断面図である。

図２（ａ）に示すように、第１実施形態と同様のＳＯＩ基板を準備する。
次に、図２（ｂ）に示すように、第１実施形態と同様に素子分離領域において半導体層３を完全に除去して開口部９を形成し、開口部９内に埋め込み酸化膜２を露出させる。
次に、ＣＶＤ法によってシリコン窒化膜５上及び開口部９内にシリコン酸化膜を堆積する。このシリコン酸化膜は、埋め込み酸化膜２と同じ熱膨張係数を有するものを選択する。シリコン酸化膜はＳＯＧ（Spin on Glass）法のような塗布により形成されるものでも良い。シリコン酸化膜を異方性エッチング、例えば反応性イオンエッチングなどでエッチバックし、図２（ｃ）に示すように、開口部９の内壁のみに保護膜としてのシリコン酸化膜７を形成する。このシリコン酸化膜７は、後の熱酸化処理の際に開口部９内に半導体層３の側壁が露出しないようにするために形成する。

次に、第１実施形態と同様に埋め込み酸化膜２を介して素子分離領域の支持基板１を熱酸化し、シリコン酸化膜１ａを形成する。この支持基板１の熱酸化により、図２（ｄ）に示すように、埋め込み酸化膜２が隆起する。
その後、シリコン窒化膜５を除去するとともに、シリコン酸化膜４及び埋め込み酸化膜２を半導体層３が露出するまで除去する。この際、シリコン絶縁膜７の一部もエッチングされることになる。以上の工程を経て、図２（ｅ）に示すように、埋め込み酸化膜２とシリコン酸化膜７とで構成されるフィールド酸化膜８が形成される。

なお、シリコン酸化膜４及び埋め込み酸化膜２の除去の際、熱酸化膜よりもＣＶＤ酸化膜に対して高エッチングレートを有する薬液にてエッチング処理を施すことで、ＣＶＤ法によるシリコン酸化膜７の凸形状を小さくすることができ平坦性が向上する。例えば、シリコン酸化膜７をＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により形成した場合、エッチング液としてフッ酸（HF）を使用すれば、シリコン酸化膜７のエッチングレートはシリコン酸化膜４の５〜１０倍になる。

〔作用効果〕
第２実施形態に係るＳＯＩ半導体装置の製造方法によれば、支持基板１を熱酸化する際、半導体層３の側壁がシリコン酸化膜７で保護されているため、半導体層３内部へバーズビークが広がることを抑制できる。
さらに、シリコン酸化膜７と埋め込み酸化膜２の熱膨張係数は同じであるため、半導体層３への応力も緩和できる。

第１実施形態によるＳＯＩ半導体装置製造方法の工程断面図。第２実施形態によるＳＯＩ半導体装置製造方法の工程断面図。１シリコン支持基板１ａ、４シリコン酸化膜（熱酸化膜）２埋め込み酸化膜（ＢＯＸ）３シリコン半導体層（ＳＯＩ層）５シリコン窒化膜６、８フィールド酸化膜（素子分離領域絶縁膜）７シリコン酸化膜（ＣＶＤ膜）９開口部

Claims

支持基板と前記支持基板上に第１絶縁膜を介して形成された半導体層からなるＳＯＩ基板を用いて、半導体装置を製造する方法であって、
前記半導体層上を第２絶縁膜で覆うステップと、
前記第２絶縁膜上を第３絶縁膜で覆うステップと、
前記第３絶縁膜、前記第２絶縁膜及び前記半導体層に開口部を形成して前記第１絶縁膜を露出するステップと、
前記開口部において前記第１絶縁膜を介して前記支持基板を熱酸化してフィールド酸化膜を形成するステップと、
前記第３絶縁膜及び前記第２絶縁膜を除去するステップと、
を含むことを特徴とする半導体装置の製造方法。
前記開口部において、前記半導体層を完全に除去することを特徴とする、請求項１に記載の半導体装置の製造方法。
前記開口部を形成するステップの後において、前記開口部の内壁に第４絶縁膜を形成するステップを、さらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第４絶縁膜は、ＣＶＤ法、もしくはＳＯＧ法により形成されるシリコン酸化膜であることを特徴とする、請求項３に記載の半導体装置の製造方法。
前記第１及び前記第２絶縁膜はシリコン酸化膜であり、前記第３絶縁膜はシリコン窒化膜であることを特徴とする、請求項１に記載の半導体装置の製造方法。
突起部及び平坦部を有する支持基板と、
前記平坦部上に形成された第１絶縁膜と、
前記突起部上に形成され、前記第１絶縁膜と一体に形成された第２絶縁膜と、
前記第１絶縁膜上において前記第２絶縁膜と隣接して形成された半導体層と、
を備えることを特徴とする半導体装置。
前記突起部は熱酸化膜であることを特徴とする、請求項６に記載の半導体装置。
前記第２絶縁膜と前記半導体層の間に第３絶縁膜をさらに備えることを特徴とする請求項６に記載の半導体装置。
前記第３絶縁膜は、ＣＶＤ法、もしくはＳＯＧ法により形成されるシリコン酸化膜であることを特徴とする、請求項８に記載の半導体装置。
前記第１及び第２絶縁膜はシリコン酸化膜であることを特徴とする、請求項６に記載の半導体装置。
第１支持基板と、前記第１支持基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された半導体層とを有する素子形成部分と、
前記第１支持基板に隣接して一体に形成され、かつ前記第１絶縁膜側において前記第１支持基板よりも厚く形成された第２支持基板と、前記第２支持基板上において前記第１絶縁膜と一体に形成され、かつ前記半導体層と隣接する第２絶縁膜とを有する素子分離部分と、
を備えることを特徴とする半導体装置。
前記第２支持基板は前記第２絶縁膜側において熱酸化膜を有することを特徴とする、請求項１１に記載の半導体装置。
前記半導体層と前記第２絶縁膜との間に第３絶縁膜をさらに備えることを特徴とする請求項１１に記載の半導体装置。
前記第３絶縁膜は、ＣＶＤ法、もしくはＳＯＧ法により形成されるシリコン酸化膜であることを特徴とする、請求項１３に記載の半導体装置。
前記第１及び第２絶縁膜はシリコン酸化膜であることを特徴とする、請求項１１に記載の半導体装置。