JPH10116893A - 半導体装置及び素子分離膜形成方法 - Google Patents
半導体装置及び素子分離膜形成方法Info
- Publication number
- JPH10116893A JPH10116893A JP9184057A JP18405797A JPH10116893A JP H10116893 A JPH10116893 A JP H10116893A JP 9184057 A JP9184057 A JP 9184057A JP 18405797 A JP18405797 A JP 18405797A JP H10116893 A JPH10116893 A JP H10116893A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- etching
- trench
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000011810 insulating material Substances 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 72
- 230000002265 prevention Effects 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 230000000994 depressogenic effect Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】半導体装置の素子分離膜形成方法を提供する。
【解決手段】不活性領域の半導体基板を露出させる窓を
有するパターン層を半導体基板上に形成し、前記窓の側
壁にスペーサ形成する。トレンチは前記パターン層とス
ペーサをマスクとした食刻工程で形成する。トレンチを
埋め立てる絶縁物質と前記スペーサからなる素子分離膜
はトレンチが完全に埋め立てられるよう絶縁物質を蒸着
した後に、パターン層が露出されるまで絶縁物質を食刻
して形成する。これによって、トレンチの側壁傾斜を緩
やかにすると共に素子分離膜の縁部の陥没を防止する。
この結果、素子の電気的特性を劣化させずに分離特性を
向上させることができる。
有するパターン層を半導体基板上に形成し、前記窓の側
壁にスペーサ形成する。トレンチは前記パターン層とス
ペーサをマスクとした食刻工程で形成する。トレンチを
埋め立てる絶縁物質と前記スペーサからなる素子分離膜
はトレンチが完全に埋め立てられるよう絶縁物質を蒸着
した後に、パターン層が露出されるまで絶縁物質を食刻
して形成する。これによって、トレンチの側壁傾斜を緩
やかにすると共に素子分離膜の縁部の陥没を防止する。
この結果、素子の電気的特性を劣化させずに分離特性を
向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置を形成するための素子分離膜形成方法に関す
る。
導体装置を形成するための素子分離膜形成方法に関す
る。
【０００２】
【従来の技術】素子間の分離のために一般的に用いられ
てきたＬＯＣＯＳ(LOCal Oxidation of Silicon)方式に
よれば、半導体基板を酸化する簡単な工程で素子分離膜
を形成し得る。しかし、素子間の分離特性を強めるため
には、様々な工程を付加する必要があり、素子分離膜の
占める面積を縮小するには、バーズビークの発生の問題
により限界がある。
てきたＬＯＣＯＳ(LOCal Oxidation of Silicon)方式に
よれば、半導体基板を酸化する簡単な工程で素子分離膜
を形成し得る。しかし、素子間の分離特性を強めるため
には、様々な工程を付加する必要があり、素子分離膜の
占める面積を縮小するには、バーズビークの発生の問題
により限界がある。
【０００３】従って、狭い面積でありながら優秀な分離
特性を有する素子分離膜に関する研究が盛んに行われて
いる。このうち、半導体基板にトレンチを形成した後
に、該トレンチを絶縁物質で埋め立てるＳＴＩ（Shallo
w Trench Isolation）方式は、素子間の分離特性に優れ
ており、素子分離膜の占める面積をサブミクロン級以下
に縮小し得る点から次世代素子の製造工程に好適な技術
として注目されている。
特性を有する素子分離膜に関する研究が盛んに行われて
いる。このうち、半導体基板にトレンチを形成した後
に、該トレンチを絶縁物質で埋め立てるＳＴＩ（Shallo
w Trench Isolation）方式は、素子間の分離特性に優れ
ており、素子分離膜の占める面積をサブミクロン級以下
に縮小し得る点から次世代素子の製造工程に好適な技術
として注目されている。
【０００４】ＳＴＩ方式による素子分離膜の形成におい
て、素子分離膜の縁部のプロファイルとトレンチ側壁の
傾斜は、素子間の分離特性及び素子の電気的特性に直接
に影響を及ぼす重要な要素である。
て、素子分離膜の縁部のプロファイルとトレンチ側壁の
傾斜は、素子間の分離特性及び素子の電気的特性に直接
に影響を及ぼす重要な要素である。
【０００５】不活性領域（素子間の分離領域）の縁部が
素子分離膜で保護されないまま露出されていたり、トレ
ンチの側壁傾斜が急激な場合は、活性領域の縁部に電界
が集中してトランジスタのチャンネル幅が短くなるほど
どスレショルド電圧が下がる逆狭幅効果やハンプ現象な
どが発生する。
素子分離膜で保護されないまま露出されていたり、トレ
ンチの側壁傾斜が急激な場合は、活性領域の縁部に電界
が集中してトランジスタのチャンネル幅が短くなるほど
どスレショルド電圧が下がる逆狭幅効果やハンプ現象な
どが発生する。
【０００６】図１Ａ乃至図１Ｃは、従来の半導体装置の
素子分離膜形成方法を工程順に説明するための断面図で
ある。
素子分離膜形成方法を工程順に説明するための断面図で
ある。
【０００７】先ず、半導体基板１０上にパッド酸化膜及
び食刻防止層を順に積層した後に、素子間分離領域の半
導体基板が露出されるように、これらをパタニングする
ことによって、パッド酸化膜パターン１２及び食刻防止
層パターン１４を形成する。次いで、食刻防止層パター
ン１４をマスクとした異方性食刻により、露出した半導
体基板１０を食刻してトレンチ１を形成し、トレンチ１
の内部が完全に埋め立てられるよう絶縁物質１６を蒸着
する（図１Ａ）。この際、トレンチ１は、通常の異方性
食刻で形成されるためその側壁は垂直傾斜を有する。
び食刻防止層を順に積層した後に、素子間分離領域の半
導体基板が露出されるように、これらをパタニングする
ことによって、パッド酸化膜パターン１２及び食刻防止
層パターン１４を形成する。次いで、食刻防止層パター
ン１４をマスクとした異方性食刻により、露出した半導
体基板１０を食刻してトレンチ１を形成し、トレンチ１
の内部が完全に埋め立てられるよう絶縁物質１６を蒸着
する（図１Ａ）。この際、トレンチ１は、通常の異方性
食刻で形成されるためその側壁は垂直傾斜を有する。
【０００８】次いで、食刻防止層パターン１４の表面が
露出されるまで絶縁物質１６を食刻することによってト
レンチ１（図１Ａ）を完全に埋め立て、その表面が平坦
化された素子分離膜１８を形成した後（図１Ｂ）、半導
体基板１０上に残っているパッド酸化膜パターン及び食
刻防止層パターン１２，１４（図１Ｂ）を取り除く（図
１Ｃ）。
露出されるまで絶縁物質１６を食刻することによってト
レンチ１（図１Ａ）を完全に埋め立て、その表面が平坦
化された素子分離膜１８を形成した後（図１Ｂ）、半導
体基板１０上に残っているパッド酸化膜パターン及び食
刻防止層パターン１２，１４（図１Ｂ）を取り除く（図
１Ｃ）。
【０００９】ここで、、パッド酸化膜パターン１２は熱
酸化膜からなり、素子分離膜１８は化学気相蒸着方式で
蒸着された酸化膜からなる。従って、パッド酸化膜パタ
ーン１２は、素子分離膜１８を構成する物質と略同程度
の食刻率を有する物質から形成されるので、パッド酸化
膜パターン１２を取り除く際、素子分離膜も部分的に食
刻されて、図１ＣのＡ部分のように素子分離膜の縁部が
陥没した損傷が発生する。
酸化膜からなり、素子分離膜１８は化学気相蒸着方式で
蒸着された酸化膜からなる。従って、パッド酸化膜パタ
ーン１２は、素子分離膜１８を構成する物質と略同程度
の食刻率を有する物質から形成されるので、パッド酸化
膜パターン１２を取り除く際、素子分離膜も部分的に食
刻されて、図１ＣのＡ部分のように素子分離膜の縁部が
陥没した損傷が発生する。
【００１０】上記の如き素子分離膜の縁部が陥没した損
傷は、トレンチの上部側壁を露出させ、その露出された
トレンチの上部側壁は、前述したような逆狭幅効果及び
／又はハンプ現象を引き起こす。
傷は、トレンチの上部側壁を露出させ、その露出された
トレンチの上部側壁は、前述したような逆狭幅効果及び
／又はハンプ現象を引き起こす。
【００１１】
【発明が解決しようとする課題】本発明の目的は、素子
分離膜の縁部の陥没を防止し、トレンチの側壁傾斜を緩
やかにし得る半導体装置の素子分離膜形成方法を提供す
ることにある。
分離膜の縁部の陥没を防止し、トレンチの側壁傾斜を緩
やかにし得る半導体装置の素子分離膜形成方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めに本発明の一態様による素子分離膜の形成方法は、半
導体基板上に酸化物からなるパッド層及び窒化物からな
る食刻防止層を順に形成すし、不活性領域の半導体基板
が露出されるように前記パッド層及び食刻防止層をパタ
ニングすることによって不活性領域の半導体基板を露出
させる窓を有する前記パッド層を形成する。次いで、前
記窓の側壁に酸化物からなるスペーサを形成し、前記パ
ターン層とスペーサをマスクとして前記露出された半導
体基板を食刻することによってトレンチを形成し、トレ
ンチの側壁傾斜を緩和するためにその側壁を酸化するこ
とによって側壁酸化膜を形成する。次いで、前記トレン
チが完全に埋め立てられるよう絶縁物質を蒸着し、前記
パターン層が露出されるまで該絶縁物質を化学・物理的
ポリシング方式で食刻することによって素子分離膜を形
成する。このようにして形成される素子分離膜は前記ト
レンチを埋め立てる絶縁物質と前記スペーサからなる。
めに本発明の一態様による素子分離膜の形成方法は、半
導体基板上に酸化物からなるパッド層及び窒化物からな
る食刻防止層を順に形成すし、不活性領域の半導体基板
が露出されるように前記パッド層及び食刻防止層をパタ
ニングすることによって不活性領域の半導体基板を露出
させる窓を有する前記パッド層を形成する。次いで、前
記窓の側壁に酸化物からなるスペーサを形成し、前記パ
ターン層とスペーサをマスクとして前記露出された半導
体基板を食刻することによってトレンチを形成し、トレ
ンチの側壁傾斜を緩和するためにその側壁を酸化するこ
とによって側壁酸化膜を形成する。次いで、前記トレン
チが完全に埋め立てられるよう絶縁物質を蒸着し、前記
パターン層が露出されるまで該絶縁物質を化学・物理的
ポリシング方式で食刻することによって素子分離膜を形
成する。このようにして形成される素子分離膜は前記ト
レンチを埋め立てる絶縁物質と前記スペーサからなる。
【００１３】前記目的を達成するために本発明の他の態
様による素子分離膜形成方法は、半導体基板上にパッド
層、窒化物からなるマスク層及び酸化物からなる食刻防
止層を順に積層した後、これらを順に食刻することによ
ってトレンチ形成のための窓を形成する。次いで、前記
窓を通じて露出された半導体基板を食刻してトレンチを
形成し、該トレンチの側壁を酸化して側壁酸化膜を形成
する。次いで、その側壁が前記窓によって露出された前
記マスク層を等方性食刻してアンダーカットを形成し、
その後、前記食刻防止層を取り除く。次いで、前記トレ
ンチが完全に埋め立てられるよう絶縁物質を蒸着した
後、前記マスク層が露出されるまで前記絶縁物質を食刻
して素子分離膜を形成する。ここで、前記素子分離膜
は、前記トレンチを完全に埋め立てると共に前記トレン
チ周辺の所定領域を覆うように形成される。その後、マ
スク層を取り除き、結果物の基板の全面に犠牲酸化膜を
形成した後に、これを取り除く。
様による素子分離膜形成方法は、半導体基板上にパッド
層、窒化物からなるマスク層及び酸化物からなる食刻防
止層を順に積層した後、これらを順に食刻することによ
ってトレンチ形成のための窓を形成する。次いで、前記
窓を通じて露出された半導体基板を食刻してトレンチを
形成し、該トレンチの側壁を酸化して側壁酸化膜を形成
する。次いで、その側壁が前記窓によって露出された前
記マスク層を等方性食刻してアンダーカットを形成し、
その後、前記食刻防止層を取り除く。次いで、前記トレ
ンチが完全に埋め立てられるよう絶縁物質を蒸着した
後、前記マスク層が露出されるまで前記絶縁物質を食刻
して素子分離膜を形成する。ここで、前記素子分離膜
は、前記トレンチを完全に埋め立てると共に前記トレン
チ周辺の所定領域を覆うように形成される。その後、マ
スク層を取り除き、結果物の基板の全面に犠牲酸化膜を
形成した後に、これを取り除く。
【００１４】前記絶縁物質は半導体基板上に残る絶縁物
質の厚さが前記アンダーカットの幅と同一又は小さくな
るように食刻する。
質の厚さが前記アンダーカットの幅と同一又は小さくな
るように食刻する。
【００１５】
【発明の実施の形態】以下、添付図面に基づいて本発明
の好適な実施の形態を詳細に説明する。
の好適な実施の形態を詳細に説明する。
【００１６】［第１の実施の形態］図２Ａ乃至図２Ｇ
は、本発明の第１の実施の形態に係る半導体装置の素子
分離膜形成方法を工程順に説明するための断面図であ
る。
は、本発明の第１の実施の形態に係る半導体装置の素子
分離膜形成方法を工程順に説明するための断面図であ
る。
【００１７】まず、図２Ａは、パッド層３２及び食刻防
止層３４を形成する工程を説明するための断面図であ
る。該工程は、半導体基板３０を酸素雰囲気に露出させ
てその表面を熱酸化することによってパッド層３２を形
成する第１段階と、パッド層３２上に、例えばシリコン
ニトリド(Si3N4) のような窒化物を塗布することによっ
て食刻防止層３４を形成する第２段階とを含む。
止層３４を形成する工程を説明するための断面図であ
る。該工程は、半導体基板３０を酸素雰囲気に露出させ
てその表面を熱酸化することによってパッド層３２を形
成する第１段階と、パッド層３２上に、例えばシリコン
ニトリド(Si3N4) のような窒化物を塗布することによっ
て食刻防止層３４を形成する第２段階とを含む。
【００１８】ここで、パッド層３２は、半導体基板３０
と食刻防止層３４との間のストレスを緩和させ、食刻防
止層３４は、後続の食刻工程時に、活性領域の半導体基
板を保護し得る。
と食刻防止層３４との間のストレスを緩和させ、食刻防
止層３４は、後続の食刻工程時に、活性領域の半導体基
板を保護し得る。
【００１９】図２Ｂは、スペーサ３６を形成する工程を
説明するための断面図である。該工程は、不活性領域の
半導体基板を露出させる窓（Ｗ）が形成されるようパッ
ド層３２（図２Ａ）及び食刻防止層３４（図２Ａ）をパ
タニングすることによってパッド層パターン３３及び食
刻防止層パターン３５を形成する第１段階と、これらの
パターンの形成されている結果物基板の全面に、例えば
二酸化シリコンのような絶縁物質を塗布してスペーサ物
質層（図示せず）を形成する第２段階と、該スペーサ物
質層を異方性食刻することによって窓（Ｗ）の側壁にス
ペーサ３６を形成する第３段階とを含む。
説明するための断面図である。該工程は、不活性領域の
半導体基板を露出させる窓（Ｗ）が形成されるようパッ
ド層３２（図２Ａ）及び食刻防止層３４（図２Ａ）をパ
タニングすることによってパッド層パターン３３及び食
刻防止層パターン３５を形成する第１段階と、これらの
パターンの形成されている結果物基板の全面に、例えば
二酸化シリコンのような絶縁物質を塗布してスペーサ物
質層（図示せず）を形成する第２段階と、該スペーサ物
質層を異方性食刻することによって窓（Ｗ）の側壁にス
ペーサ３６を形成する第３段階とを含む。
【００２０】図２Ｃは、トレンチ３を形成する工程を説
明するための断面図である。詳しくは、スペーサ３６及
び食刻防止層パターン３５をマスクとして、窓（Ｗ）
（図２Ｂ）により露出された半導体基板３０を食刻する
ことによってトレンチ３を形成する。ここで、トレンチ
３の側壁は、スペーサ３６のプロファイルによって図１
Ａに示す例よりも緩慢に形成される。
明するための断面図である。詳しくは、スペーサ３６及
び食刻防止層パターン３５をマスクとして、窓（Ｗ）
（図２Ｂ）により露出された半導体基板３０を食刻する
ことによってトレンチ３を形成する。ここで、トレンチ
３の側壁は、スペーサ３６のプロファイルによって図１
Ａに示す例よりも緩慢に形成される。
【００２１】図２Ｄは、トレンチ３（図２Ｃ）の側壁に
側壁酸化膜３８を形成する工程を説明するための断面図
である。詳しくは、トレンチ３の形成された結果物の基
板を熱酸化して半導体基板３０の表面（即ち、トレンチ
３の側壁）に側壁酸化膜３８を形成する。この側壁酸化
膜３８は、トレンチの側壁傾斜を緩和し、食刻工程時に
発生するトレンチの側壁損傷を回復させ得る。
側壁酸化膜３８を形成する工程を説明するための断面図
である。詳しくは、トレンチ３の形成された結果物の基
板を熱酸化して半導体基板３０の表面（即ち、トレンチ
３の側壁）に側壁酸化膜３８を形成する。この側壁酸化
膜３８は、トレンチの側壁傾斜を緩和し、食刻工程時に
発生するトレンチの側壁損傷を回復させ得る。
【００２２】図２Ｅは、絶縁物質層４０を形成する工程
を説明するための断面図である。詳しくは、側壁酸化膜
３８の形成されている結果物の基板の全面に、トレンチ
３（図２Ｃ）を完全に埋め立て、食刻防止層３５上に所
定の厚さを有するよう、例えば化学気相蒸着方式で酸化
物を蒸着することによって絶縁物質層４０を形成する。
なお、図２Ｅ中の点線Ｂ−Ｂ′は、後続工程によって絶
縁物質層が食刻される最終線を示す。
を説明するための断面図である。詳しくは、側壁酸化膜
３８の形成されている結果物の基板の全面に、トレンチ
３（図２Ｃ）を完全に埋め立て、食刻防止層３５上に所
定の厚さを有するよう、例えば化学気相蒸着方式で酸化
物を蒸着することによって絶縁物質層４０を形成する。
なお、図２Ｅ中の点線Ｂ−Ｂ′は、後続工程によって絶
縁物質層が食刻される最終線を示す。
【００２３】図２Ｆは、素子分離膜４４を形成する工程
を説明するための断面図である。詳しくは、絶縁物質層
４０（図２Ｅ）を、例えば化学・物理的ポリシング工程
で、食刻防止層パターン３５が露出されるまで食刻する
ことによってトレンチ３（図２Ｃ）を埋め立てる絶縁物
質層４０とスペーサ３６とからなる素子分離膜４４を形
成する。
を説明するための断面図である。詳しくは、絶縁物質層
４０（図２Ｅ）を、例えば化学・物理的ポリシング工程
で、食刻防止層パターン３５が露出されるまで食刻する
ことによってトレンチ３（図２Ｃ）を埋め立てる絶縁物
質層４０とスペーサ３６とからなる素子分離膜４４を形
成する。
【００２４】ここで、絶縁物質層４０は、化学・物理的
ポリシング方式でポリシングされるので、形成される素
子分離膜４４は、図示のように、その表面が平坦化され
る。
ポリシング方式でポリシングされるので、形成される素
子分離膜４４は、図示のように、その表面が平坦化され
る。
【００２５】図２Ｇは、パッド層パターン３３（図２
Ｆ）及び食刻防止層パターン３５（図２Ｆ）を取り除い
た後の最終的な素子分離膜４４を示した断面図である。
ここで、トレンチ３（図２Ｃ）の縁部はスペーサ３６
（図２Ｆ）の幅の分だけ覆われているので、パッド層パ
ターン３３と食刻防止層パターン３５が取り除かれる際
に素子分離膜の縁部が一定量食刻されても、図１Ｃに示
したような陥没現象は発生しない。
Ｆ）及び食刻防止層パターン３５（図２Ｆ）を取り除い
た後の最終的な素子分離膜４４を示した断面図である。
ここで、トレンチ３（図２Ｃ）の縁部はスペーサ３６
（図２Ｆ）の幅の分だけ覆われているので、パッド層パ
ターン３３と食刻防止層パターン３５が取り除かれる際
に素子分離膜の縁部が一定量食刻されても、図１Ｃに示
したような陥没現象は発生しない。
【００２６】従って、本発明の第１の実施の形態に係る
素子分離膜形成方法によれば、半導体基板の不活性領域
を露出させる窓の側壁にスペーサ３６を形成した後に、
トレンチ形成のための食刻工程を行い、トレンチ側壁を
酸化して側壁酸化膜３８を形成することによってトレン
チの側壁傾斜を緩慢にする一方で、スペーサ３６でトレ
ンチの縁部を覆うことによって素子分離膜４４の縁部の
陥没を防止することができる。
素子分離膜形成方法によれば、半導体基板の不活性領域
を露出させる窓の側壁にスペーサ３６を形成した後に、
トレンチ形成のための食刻工程を行い、トレンチ側壁を
酸化して側壁酸化膜３８を形成することによってトレン
チの側壁傾斜を緩慢にする一方で、スペーサ３６でトレ
ンチの縁部を覆うことによって素子分離膜４４の縁部の
陥没を防止することができる。
【００２７】［第２の実施の形態］図３Ａ乃至図３Ｊ
は、本発明の第２の実施の形態に係る半導体装置の素子
分離膜形成方法を工程順に説明するための断面図であ
る。
は、本発明の第２の実施の形態に係る半導体装置の素子
分離膜形成方法を工程順に説明するための断面図であ
る。
【００２８】図３Ａは、パッド層５２、マスク層５４及
び食刻防止層５６を順に形成する工程を説明するための
断面図である。該工程は、半導体基板５０を酸素雰囲気
に露出させて、その表面に例えば１００Å程度の厚さの
酸化膜を形成することによってパッド層５２を形成する
第１段階と、パッド層５２上に、例えばシリコンニトリ
ド(Si3N4) のような窒化物を２０００Å程度の厚さに蒸
着することによってマスク層５４を形成する第２段階
と、マスク層５４上に、例えば二酸化シリコン(SiO2)の
ような酸化物を３０００Å程度の厚さに形成することに
よって食刻防止層５６を形成する第３段階とを含む。
び食刻防止層５６を順に形成する工程を説明するための
断面図である。該工程は、半導体基板５０を酸素雰囲気
に露出させて、その表面に例えば１００Å程度の厚さの
酸化膜を形成することによってパッド層５２を形成する
第１段階と、パッド層５２上に、例えばシリコンニトリ
ド(Si3N4) のような窒化物を２０００Å程度の厚さに蒸
着することによってマスク層５４を形成する第２段階
と、マスク層５４上に、例えば二酸化シリコン(SiO2)の
ような酸化物を３０００Å程度の厚さに形成することに
よって食刻防止層５６を形成する第３段階とを含む。
【００２９】ここで、パッド層５２は、半導体基板５０
とマスク層５４との間のストレスを緩和させるために形
成し、マスク層５４は後続工程で形成される素子分離膜
の縁部の形状を決定するために形成する。さらに、食刻
防止層５６は続くトレンチ形成のための食刻工程時にマ
スク層５４が食刻されることを防止するために形成す
る。
とマスク層５４との間のストレスを緩和させるために形
成し、マスク層５４は後続工程で形成される素子分離膜
の縁部の形状を決定するために形成する。さらに、食刻
防止層５６は続くトレンチ形成のための食刻工程時にマ
スク層５４が食刻されることを防止するために形成す
る。
【００３０】図３Ｂは、トレンチ窓（Ｗ）を形成する工
程を説明するための断面図である。詳しくは、不活性領
域、即ち素子分離膜の形成される領域に積層されている
パッド層５２、マスク層５４及び食刻防止層５６を順に
食刻することによって前記不活性領域の半導体基板を露
出させるトレンチ窓（Ｗ）形成する。
程を説明するための断面図である。詳しくは、不活性領
域、即ち素子分離膜の形成される領域に積層されている
パッド層５２、マスク層５４及び食刻防止層５６を順に
食刻することによって前記不活性領域の半導体基板を露
出させるトレンチ窓（Ｗ）形成する。
【００３１】図３Ｃは、トレンチ６０を形成する工程を
説明するための断面図である。詳細には、食刻防止層５
６を食刻マスクとしてトレンチ窓（Ｗ）（図３Ｂ）によ
って露出された半導体基板を、例えば 0.4μｍ〜0.7μ
ｍ程度の深さまで食刻することによってトレンチ６０を
形成する。
説明するための断面図である。詳細には、食刻防止層５
６を食刻マスクとしてトレンチ窓（Ｗ）（図３Ｂ）によ
って露出された半導体基板を、例えば 0.4μｍ〜0.7μ
ｍ程度の深さまで食刻することによってトレンチ６０を
形成する。
【００３２】ここで、食刻防止層５６は、トレンチを形
成するための異方性食刻工程においてマスク層５４を保
護する一方で、この異方性食刻工程において半導体基板
と共に食刻されて、蝕刻終了後に、例えば５００Å〜１
０００Å程度の厚さの蝕刻防止層が残る。
成するための異方性食刻工程においてマスク層５４を保
護する一方で、この異方性食刻工程において半導体基板
と共に食刻されて、蝕刻終了後に、例えば５００Å〜１
０００Å程度の厚さの蝕刻防止層が残る。
【００３３】図３Ｄは、側壁酸化膜６２を形成する工程
を説明するための断面図である。その詳細は、トレンチ
６０の形成されている結果物の基板を熱酸化させること
によって、露出された半導体基板５０の表面（即ち、ト
レンチの側壁）に、例えば２４０Å程度の厚さの側壁酸
化膜６２を形成する。ここで、側壁酸化膜６２は、トレ
ンチ側壁の傾斜を緩和させ、食刻工程時に発生したトレ
ンチ側壁の損傷を回復させ得る。
を説明するための断面図である。その詳細は、トレンチ
６０の形成されている結果物の基板を熱酸化させること
によって、露出された半導体基板５０の表面（即ち、ト
レンチの側壁）に、例えば２４０Å程度の厚さの側壁酸
化膜６２を形成する。ここで、側壁酸化膜６２は、トレ
ンチ側壁の傾斜を緩和させ、食刻工程時に発生したトレ
ンチ側壁の損傷を回復させ得る。
【００３４】図３Ｅは、アンダーカット６４を形成する
工程を説明するための断面図である。該工程では、トレ
ンチ窓（Ｗ）（図４Ｂ）によってその側壁が露出された
マスク層５４を所定量食刻することによってトレンチ周
辺のパッド層５２を露出させるアンダーカット６４を形
成する。ここで、アンダーカット６４は、等方性食刻で
形成され、図３Ｅに示した左右両方向への窪みの深さが
その幅となる。
工程を説明するための断面図である。該工程では、トレ
ンチ窓（Ｗ）（図４Ｂ）によってその側壁が露出された
マスク層５４を所定量食刻することによってトレンチ周
辺のパッド層５２を露出させるアンダーカット６４を形
成する。ここで、アンダーカット６４は、等方性食刻で
形成され、図３Ｅに示した左右両方向への窪みの深さが
その幅となる。
【００３５】図３Ｆは、マスク層５４上に積層された食
刻防止層５６（図３Ｅ）を取り除いた後の断面図であ
る。
刻防止層５６（図３Ｅ）を取り除いた後の断面図であ
る。
【００３６】図３Ｇは、絶縁物質層６６を形成する工程
を説明するための断面図である。該工程では、食刻防止
層５６が取り除かれた結果物の基板の全面に、トレンチ
６０を完全に埋め立てて、更にマスク層５４上に所定の
厚さを有するよう、例えば化学気相蒸着方式で酸化物を
蒸着することによって絶縁物質層６６を形成する。
を説明するための断面図である。該工程では、食刻防止
層５６が取り除かれた結果物の基板の全面に、トレンチ
６０を完全に埋め立てて、更にマスク層５４上に所定の
厚さを有するよう、例えば化学気相蒸着方式で酸化物を
蒸着することによって絶縁物質層６６を形成する。
【００３７】図３Ｈは、素子分離膜６８を形成する工程
を説明するための断面図である。詳しくは、絶縁物質層
６６（図５Ｇ）を、例えば化学・物理的ポリシング工程
で、マスク層５４が露出されるまで食刻することによっ
て、トレンチを完全に埋め立てると共に該トレンチ周辺
の所定領域を覆う構造の素子分離膜６８を形成する。
を説明するための断面図である。詳しくは、絶縁物質層
６６（図５Ｇ）を、例えば化学・物理的ポリシング工程
で、マスク層５４が露出されるまで食刻することによっ
て、トレンチを完全に埋め立てると共に該トレンチ周辺
の所定領域を覆う構造の素子分離膜６８を形成する。
【００３８】この食刻工程は、パッド層５２上の素子分
離膜６８の厚さ（ａ）が、アンダーカット６４（図３
Ｅ）の幅（ｂ）より大きくならないよう、即ちａ≦ｂに
なるように調整することが好ましい。この実施の形態で
は、例えば、厚さ（ａ）が５００Å以上になるよう食刻
する。
離膜６８の厚さ（ａ）が、アンダーカット６４（図３
Ｅ）の幅（ｂ）より大きくならないよう、即ちａ≦ｂに
なるように調整することが好ましい。この実施の形態で
は、例えば、厚さ（ａ）が５００Å以上になるよう食刻
する。
【００３９】さらに、絶縁物質層６６は、化学・物理的
ポリシング方式でポリシングされるので、形成される素
子分離膜６８の表面は平坦化されたものとなる。
ポリシング方式でポリシングされるので、形成される素
子分離膜６８の表面は平坦化されたものとなる。
【００４０】図３Ｉは、マスク層５４（図３Ｈ）を取り
除いた後の断面図である。図３Ｊは、マスク層５４の取
り除かれた結果物の基板の全面に犠牲酸化工程を施した
後の断面図である。詳しくは、マスク層５４（図３Ｈ）
を取り除き（図３Ｉ）、更にパッド層５２（図３Ｉ）を
取り除いた後（図３Ｊ）、パッド層５２を取り除くこと
によって露出された半導体基板５０の全面に犠牲酸化膜
を成長させた後に、これを取り除くという手順でこの犠
牲酸化工程を行う。
除いた後の断面図である。図３Ｊは、マスク層５４の取
り除かれた結果物の基板の全面に犠牲酸化工程を施した
後の断面図である。詳しくは、マスク層５４（図３Ｈ）
を取り除き（図３Ｉ）、更にパッド層５２（図３Ｉ）を
取り除いた後（図３Ｊ）、パッド層５２を取り除くこと
によって露出された半導体基板５０の全面に犠牲酸化膜
を成長させた後に、これを取り除くという手順でこの犠
牲酸化工程を行う。
【００４１】この犠牲酸化工程は、半導体基板の全面に
薄膜の酸化膜を成長させた後、これを食刻する工程であ
って、素子分離膜の形成工程時に半導体基板の表面に残
った微細な損傷及び様々な異物質を取り除くために行
う。
薄膜の酸化膜を成長させた後、これを食刻する工程であ
って、素子分離膜の形成工程時に半導体基板の表面に残
った微細な損傷及び様々な異物質を取り除くために行
う。
【００４２】素子分離膜６８は、図３Ｉに示したよう
に、トレンチの周辺領域を覆うように形成されている。
したがって、この実施の形態によれば、パッド層の除去
工程及び犠牲酸化膜の除去工程によってその表面が所定
量取り除かれても、図１Ｃに示したような陥没現象は発
生しない。
に、トレンチの周辺領域を覆うように形成されている。
したがって、この実施の形態によれば、パッド層の除去
工程及び犠牲酸化膜の除去工程によってその表面が所定
量取り除かれても、図１Ｃに示したような陥没現象は発
生しない。
【００４３】以上のように、この実施の形態に係る素子
分離膜の形成方法によれば、トレンチの形成後に、該ト
レンチの側壁を酸化する工程によって側壁酸化膜６２を
形成することによってトレンチ側壁の傾斜を緩慢にする
ことができ、マスク層５４がトレンチの周辺領域を覆う
ように素子分離膜を形成することによってパッド層除去
及び犠牲酸化工程時の素子分離の縁部が陥没される現象
を防止することができる。
分離膜の形成方法によれば、トレンチの形成後に、該ト
レンチの側壁を酸化する工程によって側壁酸化膜６２を
形成することによってトレンチ側壁の傾斜を緩慢にする
ことができ、マスク層５４がトレンチの周辺領域を覆う
ように素子分離膜を形成することによってパッド層除去
及び犠牲酸化工程時の素子分離の縁部が陥没される現象
を防止することができる。
【００４４】本発明は、上記の各実施の形態に限定され
ず、本発明の技術的思想の範囲を逸脱しない範囲で様々
な変形が可能である。
ず、本発明の技術的思想の範囲を逸脱しない範囲で様々
な変形が可能である。
【００４５】
【発明の効果】本発明に係る半導体装置の素子分離膜形
成方法によれば、トレンチ側壁部の傾斜を緩やかにする
ことができる上に、素子分離膜の縁部の陥没を防止する
ことができる。この結果、素子の電気的特性を劣化させ
ずに分離特性を向上させることができる。
成方法によれば、トレンチ側壁部の傾斜を緩やかにする
ことができる上に、素子分離膜の縁部の陥没を防止する
ことができる。この結果、素子の電気的特性を劣化させ
ずに分離特性を向上させることができる。
【００４６】
【図１Ａ】従来の半導体装置の素子分離膜形成方法を説
明するための断面図である。
明するための断面図である。
【図１Ｂ】従来の半導体装置の素子分離膜形成方法を説
明するための断面図である。
明するための断面図である。
【図１Ｃ】従来の半導体装置の素子分離膜形成方法を説
明するための断面図である。
明するための断面図である。
【図２Ａ】パッド層及び食刻防止層を形成する工程を説
明するための断面図である。
明するための断面図である。
【図２Ｂ】スペーサを形成する工程を説明するための断
面図である。
面図である。
【図２Ｃ】トレンチを形成する工程を説明するための断
面図である。
面図である。
【図２Ｄ】トレンチの側壁に側壁酸化膜を形成する工程
を説明するための断面図である。
を説明するための断面図である。
【図２Ｅ】絶縁物質層を形成する工程を説明するための
断面図である。
断面図である。
【図２Ｆ】素子分離膜を形成する工程を説明するための
断面図である。
断面図である。
【図２Ｇ】パッド層パターン及び食刻防止層パターンを
取り除いた後の最終的な素子分離膜を示した断面図であ
る。
取り除いた後の最終的な素子分離膜を示した断面図であ
る。
【図３Ａ】パッド層、マスク層及び食刻防止層を順に形
成する工程を説明するための断面図である。
成する工程を説明するための断面図である。
【図３Ｂ】トレンチ窓（Ｗ）を形成する工程を説明する
ための断面図である。
ための断面図である。
【図３Ｃ】トレンチを形成する工程を説明するための断
面図である。
面図である。
【図３Ｄ】側壁酸化膜を形成する工程を説明するための
断面図である。
断面図である。
【図３Ｅ】アンダーカットを形成する工程を説明するた
めの断面図である。
めの断面図である。
【図３Ｆ】マスク層上に積層された食刻防止層を取り除
いた後の断面図である。
いた後の断面図である。
【図３Ｇ】絶縁物質層を形成する工程を説明するための
断面図である。
断面図である。
【図３Ｈ】素子分離膜を形成する工程を説明するための
断面図である。
断面図である。
【図３Ｉ】マスク層を取り除いた後の断面図である。
【図３Ｊ】マスク層の取り除かれた結果物の基板の全面
に犠牲酸化工程を施した後の断面図である。
に犠牲酸化工程を施した後の断面図である。
１，３ トレンチ １０ 半導体基板 １２ パッド酸化膜パターン １４ 蝕刻防止層パターン １６ 絶縁物質 １８ 素子分離膜 ３０ 半導体基板 ３２ パッド層 ３３ パッド層パターン ３４ 蝕刻防止層 ３５ 蝕刻防止層パターン ３６ スペーサ Ｗ 窓 ３８ 側壁酸化膜 ４０ 絶縁物質層 ４４ 素子分離膜 ５０ 半導体基板 ５２ パッド層 ５４ マスク層 ５６ 蝕刻防止層 ６０ トレンチ ６２ 側壁酸化膜 ６４ アンダーカット ６６ 絶縁物質層 ６８ 素子分離層
Claims (11)
- 【請求項１】 半導体基板上に不活性領域の半導体基板
を露出させる窓を有するパターン層を形成する段階と、 前記窓の側壁にスペーサを形成する段階と、 前記パターン層とスペーサをマスクとして半導体基板を
食刻することによってトレンチを形成する段階と、 前記トレンチが完全に埋め立てられるように絶縁物質を
蒸着する段階と、 前記パターン層が露出されるまで絶縁物質を食刻するこ
とによって、前記トレンチを埋め立てる絶縁物質と前記
スペーサとを含む素子分離膜を形成する段階と、 を含むことを特徴とする半導体装置の素子分離膜形成方
法。 - 【請求項２】 前記パターン層は、半導体基板上にパッ
ド層及び食刻防止層を順に積層する段階と、 不活性領域の半導体基板が露出されるように前記パッド
層及び食刻防止層をパタニングする段階と、 を含むことを特徴とする請求項１に記載の半導体装置の
素子分離膜形成方法。 - 【請求項３】 前記パッド層は酸化物からなり、前記食
刻防止層は窒化物からなることを特徴とする請求項２に
記載の半導体装置の素子分離膜形成方法。 - 【請求項４】 前記スペーサは酸化物からなることを特
徴とする請求項１に記載の半導体装置の素子分離膜形成
方法。 - 【請求項５】 前記トレンチを形成する段階後に、前記
トレンチの側壁の傾斜を緩やかにするためにその側壁を
酸化する段階をさらに含むことを特徴とする請求項１に
記載の半導体装置の素子分離膜形成方法。 - 【請求項６】 前記絶縁物質を食刻して素子分離膜を形
成する段階は、前記絶縁物質を化学・物理的ポリシング
方式で行われることを特徴とする請求項１に記載の半導
体装置の素子分離膜形成方法。 - 【請求項７】 半導体基板上にパッド層、マスク層及び
食刻防止層を順に積層する段階と、 不活性領域上に積層されている前記パッド層、マスク層
及び食刻防止層を順に食刻することによってトレンチ形
成のための窓を形成する段階と、 前記窓によって露出された半導体基板を食刻することに
よってトレンチを形成する段階と、 前記トレンチの側壁を酸化させることによって側壁酸化
膜を形成する段階と、 前記窓によって露出された前記マスク層の側壁を等方性
食刻することによって前記トレンチ周辺のパッド層を露
出させるアンダーカットを形成する段階と、 前記食刻防止層を取り除く段階と、 前記トレンチが完全に埋め立てられるよう絶縁物質を蒸
着する段階と、 前記マスク層が露出されるまで前記絶縁物質を食刻する
ことによって、前記トレンチを完全に埋め立てると共に
前記トレンチ周辺の所定領域を覆う素子分離膜を形成す
る段階と、 を含むことを特徴とする半導体装置の素子分離膜形成方
法。 - 【請求項８】 前記絶縁物質を食刻する段階は、半導体
基板上に残る絶縁物質の厚さが前記アンダーカットの幅
と同一又は小さくなるまで行われることを特徴とする請
求項７に記載の半導体装置の素子分離膜形成方法。 - 【請求項９】 素子分離膜を形成した後、前記マスク層
を取り除き、結果物の基板の全面に犠牲酸化膜を形成し
た後、該犠牲酸化膜を取り除く段階をさらに含むことを
特徴とする請求項７に記載の半導体装置の素子分離膜形
成方法。 - 【請求項１０】 前記マスク層は窒化物からなり、前記
食刻防止層は酸化物からなることを特徴とする請求項７
に記載の半導体装置の素子分離膜形成方法。 - 【請求項１１】 請求項１乃至請求項１０のいずれか１
項に記載の素子分離膜形成方法によって形成される素子
分離膜を含む半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-44129 | 1996-10-05 | ||
| KR1019960044129A KR100200731B1 (ko) | 1996-10-05 | 1996-10-05 | 반도체 장치의 소자 분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116893A true JPH10116893A (ja) | 1998-05-06 |
Family
ID=19476336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9184057A Withdrawn JPH10116893A (ja) | 1996-10-05 | 1997-07-09 | 半導体装置及び素子分離膜形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10116893A (ja) |
| KR (1) | KR100200731B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052693A2 (en) * | 1999-05-13 | 2000-11-15 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| CN115295570A (zh) * | 2022-09-26 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | Cmos图像传感器的制作方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980051524A (ko) * | 1996-12-23 | 1998-09-15 | 김영환 | 반도체소자의 소자분리막 제조방법 |
| KR100464388B1 (ko) * | 1997-07-15 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의트렌치소자분리형성방법 |
| KR100475049B1 (ko) * | 1998-09-24 | 2005-06-17 | 삼성전자주식회사 | 박막의질화물라이너를갖는트렌치소자분리방법 |
| KR100325609B1 (ko) * | 1999-06-02 | 2002-02-25 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| KR100369353B1 (ko) * | 1999-06-28 | 2003-01-24 | 주식회사 하이닉스반도체 | 개선된 트렌치 소자분리막 형성방법 |
| KR20010038753A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| KR100470196B1 (ko) * | 2002-05-15 | 2005-02-05 | 동부전자 주식회사 | 디벗 발생을 방지시키는 에스.티.아이 형성 방법 |
| KR100894791B1 (ko) * | 2002-10-24 | 2009-04-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100476704B1 (ko) * | 2002-12-14 | 2005-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100734670B1 (ko) * | 2005-12-26 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1996
- 1996-10-05 KR KR1019960044129A patent/KR100200731B1/ko not_active IP Right Cessation
-
1997
- 1997-07-09 JP JP9184057A patent/JPH10116893A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052693A2 (en) * | 1999-05-13 | 2000-11-15 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| EP1052693A3 (en) * | 1999-05-13 | 2003-08-13 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| CN115295570A (zh) * | 2022-09-26 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | Cmos图像传感器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025838A (ko) | 1998-07-15 |
| KR100200731B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554831B2 (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
| JPH05206262A (ja) | トレンチ構造の作製方法 | |
| JPH10116893A (ja) | 半導体装置及び素子分離膜形成方法 | |
| JP2001024054A (ja) | 半導体集積回路のトレンチ分離方法 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH09191047A (ja) | 半導体素子の素子分離膜及びその形成方法 | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| EP0540262A2 (en) | Trench isolation region | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| KR100508537B1 (ko) | 셀로우 트렌치 소자분리막의 제조방법 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP3160928B2 (ja) | 素子分離形成方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
| KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| KR100829367B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR19980060903A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100829370B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100881414B1 (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |