KR100940377B1 - 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체 - Google Patents

성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체 Download PDF

Info

Publication number
KR100940377B1
KR100940377B1 KR1020050026283A KR20050026283A KR100940377B1 KR 100940377 B1 KR100940377 B1 KR 100940377B1 KR 1020050026283 A KR1020050026283 A KR 1020050026283A KR 20050026283 A KR20050026283 A KR 20050026283A KR 100940377 B1 KR100940377 B1 KR 100940377B1
Authority
KR
South Korea
Prior art keywords
film
temperature
polysilicon film
film forming
forming
Prior art date
Application number
KR1020050026283A
Other languages
English (en)
Other versions
KR20060044968A (ko
Inventor
유따까 다까하시
사또시 다까기
마사히꼬 도미따
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060044968A publication Critical patent/KR20060044968A/ko
Application granted granted Critical
Publication of KR100940377B1 publication Critical patent/KR100940377B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는, 예를 들어 게이트 절연막 상의 게이트 전극으로서 이용되는 폴리 실리콘막을 형성할 때, 후공정에서 상기 폴리 실리콘막으로 도전성 불순물 원소를 첨가하였을 때에, 도전성 불순물 원소의 폴리 실리콘막의 두께 방향으로의 관통을 방지하도록, 구상 결정의 집합체를 포함하는 폴리 실리콘막을 형성하는 것이다.
피처리체를 예를 들어 580 ℃로 가열하여 비정질 실리콘막을 형성하고, 이어서 상기 피처리체를 예를 들어 620 ℃로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성한다. 이러한 폴리 실리콘막은 구상 결정의 집합체 또는 방추형 결정과 구상 결정의 혼합체로 이루어지고, 미결정 입자의 입계가 여러 가지의 방향을 향하고 있으므로, 후공정에서 상기 폴리 실리콘막으로 불순물 원소를 첨가하였을 때에, 도전성 불순물 원소가 상기 입계로 트랩되고, 상기 불순물 원소의 폴리 실리콘막의 두께 방향으로의 관통을 방지할 수 있다.
Figure R1020050026283
반도체 웨이퍼, 반응 용기, 웨이퍼 보우트, 가스 공급부, 제어부, 가열로

Description

성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체{FILM FORMING METHOD, FILM FORMING DEVICE AND COMPUTER READABLE MEDIUM}
도1은 본 발명에 관한 성막 장치의 일례를 도시하는 종단 단면도.
도2는 도1의 제어부의 구성을 도시하는 도면.
도3은 상기 성막 장치에서 실시되는 본 발명의 성막 방법의 공정을 설명하기 위한 특성도.
도4는 본 발명의 폴리 실리콘막이 이용되는 MOSFET 트랜지스터의 구조를 도시하는 사시도.
도5는 본 발명 방법에서 폴리 실리콘막을 형성할 때 결정의 성장 상태를 설명하기 위한 단면도.
도6은 본 발명 방법에서 형성된 폴리 실리콘막의 결정 구조와, 붕소의 첨가 모양을 도시하는 사시도.
도7은 본 발명 방법에서 형성된 폴리 실리콘막과, 종래의 방법에 의해 형성된 폴리 실리콘막을 TEM에 의해 관찰하였을 때의 폴리 실리콘막의 단면을 도시하는 도면.
도8은 본 발명 방법에서 형성된 폴리 실리콘막과, 종래의 방법에 의해 형성된 폴리 실리콘막에 대해 X선 회절에 의한 결정 구조 해석과, 굴절률의 측정 결과 를 나타내는 특성도.
도9는 본 발명 방법에서 형성된 폴리 실리콘막과, 종래의 방법에 의해 형성된 폴리 실리콘막의 굴절률의 측정 결과를 나타내는 특성도.
도10은 종래 방법에서 폴리 실리콘막을 형성할 때 결정의 성장 상태를 설명하기 위한 단면도.
도11은 종래 방법에서 형성된 폴리 실리콘막의 결정 구조와, 붕소의 첨가 모양을 도시하는 사시도.
도12는 문헌 1의 방법에서 폴리 실리콘막을 형성할 때 결정의 성장 상태를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
W : 반도체 웨이퍼
2 : 반응 용기
3 : 가스 공급부
5 : 제어부
25 : 웨이퍼 보우트
32 : 가스 공급관
33 : 성막 가스 공급원
34 : 불활성 가스 공급원
35 : 수소 가스 공급원
41 : 진공 펌프
44 : 히터
44 : 가열로
210: CPU
218: 기억 매체
[문헌 1] JP 2001-68662 A
본 발명은, 예를 들어 게이트 절연막 상에 게이트 전극으로서 폴리 실리콘막을 형성할 때에 적합한 성막 방법, 성막 장치 및 프로그램에 관한 것이다.
MOSFET 트랜지스터에서는 소스 영역과 드레인 영역 사이의 게이트 절연막 상에 게이트 전극이 형성되고, 이 게이트 전극에 의해 소스-드레인 영역 사이에 흐르는 전류가 제어된다. 상기 게이트 전극으로서는 폴리 실리콘막(다결정 실리콘막)이 널리 이용되고 있고, 종래부터 화학 기상 성장법(CVD)을 이용하여 모노실란(SiH4) 가스 등을 폴리화(다결정화)하는 온도 분위기 하에서 열 분해함으로써, 게이트 절연막 상에 미결정 입자(그레인)의 집합으로 이루어지는 폴리 실리콘막을 성막하고 있었다. 그리고 성막시의 온도, 압력, 가스종, 유량을 조절함으로써, 상기 미결정 입자의 그레인 사이즈의 조정을 행하고 있었다.
여기서 이 게이트 전극은, 소스-드레인 영역과 동일한 도전형으로 도핑되어 있고, p채널 MOSFET 트랜지스터인 경우에는 n형 실리콘 기판 상에 p형의 소스-드레인 영역과, p형의 게이트 전극이 형성되어, 이로 인해 폴리 실리콘막에 p형 불순물인 붕소(B)가 첨가되어 있다.
이 붕소의 첨가는 이온 주입법에 의해 행해져 주입종인 붕소 등을 이온화하고, 이를 전계 가속한 후 자계를 이용한 질량 분석기로 주입종과 하전종을 선택하고, 또한 전계 가속하여 주입함으로써 행해지고 있다. 이 때, 주입 에너지에 의해 붕소의 폴리 실리콘막의 두께 방향의 주입 깊이가 제어된다.
그런데, 최근 디바이스의 박막화에 수반하여 게이트 전극인 폴리 실리콘막도 0.1 ㎛ 정도의 두께로 얇아지고 있다. 이로 인해, 종래의 방법으로 성막된 폴리 실리콘막에서는 붕소의 첨가를 행하면, 붕소가 폴리 실리콘막을 관통하여 폴리 실리콘막의 하층측의 게이트 절연막이나, 소스-드레인 영역에 도달하여 전기적 특성의 악화를 초래하고 있었다. 한편, 붕소 첨가시의 이온 주입 에너지를 작게 하면 막 표면으로 튀어 버려, 결과적으로 폴리 실리콘막으로의 붕소 첨가를 할 수 없게 되어 버리므로, 상기 주입 에너지를 어느 정도 이하로는 할 수 없다는 사정이 있다.
이와 같이, 폴리 실리콘막에서 붕소의 관통 현상이 발생하는 이유로서는, 예를 들어 폴리 실리콘막의 성막시, 실란 가스 등을 폴리화하는 온도 예를 들어 620 ℃로 열 분해하면, 도10에 도시한 바와 같이 폴리 실리콘막(91)은 게이트 절연막(92)측으로부터 결정 성장해가므로, 성막 초기시에 방추형으로 결정이 성장하는 핵 (93)이 발생하기 쉽고, 이에 의해 게이트 절연막(92)측에 방추형 결정(94)이 생성되기 쉬운 경향이 있다. 이와 같이, 방추형 결정이면, 도11에 도시한 바와 같이 결정이 폴리 실리콘막의 두께 방향으로 신장되어 있으므로, 붕소를 첨가하면 수평 방향의 결정 입계가 적고, 붕소가 주로 결정끼리의 사이를 통과하여 관통되어 버린다고 생각된다. 또한, 폴리 실리콘막의 형성시, 방추형 결정 상부에 구상 결정이 생성되었다고 해도 거의 붕소 관통 내성을 올릴 수 없다고 추찰된다. 여기서, 붕소의 관통 방지의 기술로서, 문헌 1의 기술이 제안되어 있다.
이 문헌 1의 기술은, 도12에 도시한 바와 같이 얇은 비정질 반도체층(95)을 성막하는 제1 공정과, 이 비정질 반도체층(95)을 열 처리하여 다결정 반도체층(96)으로 변환하는 제2 공정과, 이 다결정 반도체층(96) 상에 제2 다결정 반도체층(97)을 퇴적하는 제3 공정과의 3 단계로 이루어지고, 제1 공정에서 얇은 비정질 반도체층(95)을 성막하고, 제2 공정에서 이 비정질 반도체층(95)을 폴리화하고, 제3 공정에서 또한 다결정 반도체층(96)을 성장시키는 것이다.
그런데, 본 발명자들은, 성막 공정시의 온도와 비정질 실리콘막의 결정 구조 사이에는 상관 관계가 있고, 후술하는 바와 같이 성막 공정시의 온도가 560 ℃ 이상 600 ℃ 이하인 경우에는, 비정질 실리콘막이 다수의 핵이 산재된 상태로 형성할 수 있는 것을 발견하고 있다.
여기서, 문헌 1의 상기 제1 공정에서는, 이하에 기재된 바와 같이 530 ℃로 얇은 비정질 실리콘막을 성막하고 있으므로, 비정질 반도체층(95)은 핵이 산재되지 않는 상태로 형성된다고 추찰된다. 이로 인해, 이 기술에서는, 얇은 비정질 반도체층(95)의 표면이 황폐해진 상태로 되어 있고, 제2 공정에서는 이 황폐해진 표면으로부터 핵이 성장하여 그대로 주상으로 신장되어 가고, 폴리화가 행해진다고 생각된다. 따라서, 본 문헌 1에 있어서도, 다결정 반도체층(96, 97)에서는 주상 결정이 형성된다고 추찰된다.
또한, 이 문헌 1에서는, 예를 들어 그레인 사이즈가 25 ㎚ 이하의 다결정 반도체층(97)을 형성하는 것을 목적으로 하고 있고, 그레인 사이즈의 측정을 행하고 있지만, 그레인 관찰은 막 상으로부터 보고 있으므로, 여기서 말하는 그레인 사이즈는 미결정 입자의 상면 사이즈를 말하고, 이 점으로부터도 결정은 주상이라고 생각된다. 따라서, 본 문헌에서 형성된 다결정 반도체층(96, 97)에 있어서도, 붕소의 첨가 공정에서는 붕소의 관통이 발생한다고 생각된다.
본 발명은, 이러한 사정 하에 이루어진 것으로, 그 목적은 피처리체에 폴리 실리콘막을 형성함에 있어서, 후공정에서 도전성 불순물 원소를 첨가할 때 상기 도전성 불순물 원소의 폴리 실리콘막의 두께 방향으로의 관통을 방지할 수 있는 성막 방법, 성막 장치 및 프로그램을 제공하는 데 있다.
본 발명의 성막 방법은 피처리체를 550 ℃ 이상의 온도로 가열하여 실리콘을 포함하는 성막 가스를 이용하고, 피처리체 상에 비정질 실리콘막을 형성하는 성막 공정과, 이어서 상기 피처리체를 성막 공정시의 온도보다도 높은 온도로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성하는 폴리화 공정 을 포함하는 것을 특징으로 한다. 여기서 상기 폴리화 공정은 불활성 가스 분위기 또는 수소 분위기로 행하도록 해도 좋다.
이러한 성막 방법은, 다수매의 피처리체를 선반 형상으로 보유 지지시켜 반응 용기 내로 반입하기 위한 피처리체 보유 지지구와, 상기 반응 용기의 주위에 마련된 가열 수단과, 상기 반응 용기 내에 실리콘을 포함하는 성막 가스를 공급하기 위한 성막 가스 공급부와, 상기 반응 용기 내를 진공 배기하기 위한 진공 배기 수단과,
피처리체를 가열 수단에 의해 550 ℃ 이상의 온도로 가열하여 반응 용기 내에 상기 성막 가스를 공급하고, 피처리체 표면에 비정질 실리콘막을 형성하고, 이어서 상기 성막 가스의 공급을 정지시켜 상기 피처리체를 가열 수단에 의해 성막 공정시의 온도보다도 높은 온도로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성하도록, 상기 성막 가스 공급부 및 가열 수단을 제어하는 제어부를 구비하는 것을 특징으로 하는 성막 장치에서 실시된다.
또한 이 성막 장치에서는, 상기 반응 용기 내에 불활성 가스를 공급하기 위한 불활성 가스 공급부 또는 상기 반응 용기 내에 수소 가스를 공급하기 위한 수소 가스 공급부를 구비하고, 상기 비정질 실리콘막을 폴리화할 때에는 불활성 가스 공급부로부터 불활성 가스를 공급하거나, 또는 수소 가스 공급부로부터 수소 가스를 공급하도록 제어부에서 불활성 가스 공급부 또는 수소 가스 공급부를 제어하도록 해도 좋다.
여기서 상기 피처리체는 게이트 절연막이 형성된 것이며, 상기 성막 공정 및 폴리화 공정을 행함으로써, 이 게이트 절연막 상에 상기 폴리 실리콘막이 성막되고, 상기 폴리 실리콘막에는 후공정에 있어서 도전성 불순물 원소가 첨가되어 게이트 전극이 형성되는 것이다.
본 발명의 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터에서 가능한 매체는, 프로그램 지령이 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에, 반응 용기의 처리 영역 내에서 피처리 기판 상에 CVD에 의해 비정질 실리콘막을 형성하는 공정으로서 상기 피처리 영역 내에 실리콘을 포함하는 제1 처리 가스를 공급함과 동시에 상기 처리 영역을 550℃ 이상의 제1 온도 및 제1 압력으로 설정하는 공정과, 상기 처리 영역 내에서 열처리에 의해 상기 비정질 실리콘막을 다결정화하여 폴리실리콘막을 형성하는 공정으로서 상기 처리 영역 내에 상기 제1 처리 가스와 다른 제2 처리 가스를 공급함과 동시에, 상기 처리 영역을 제1 온도보다도 높은 제2 온도 및 제2 압력으로 설정하는 공정을 실행시키는 것이 바람직하다.
우선, 본 발명에 관한 성막 장치의 실시 형태에 대해 설명한다. 도1은, 성막 장치인 배치식의 감압 CVD 장치이고, 도1 중 부호 2는, 예를 들어 석영에 의해 종형의 원통형으로 형성된 반응 용기이다. 이 반응 용기(2)의 하단부는 노 입구로서 개구되고, 그 개구부(21)의 주연부에는 플랜지(22)가 일체로 형성되어 있다. 상기 반응 용기(2)의 하방에는 플랜지(22)의 하면에 접촉하여 개구부(21)를 기밀하게 폐색하는, 예를 들어 석영제의 덮개(23)가 도시하지 않은 보우트 엘리베이터에 의해 상하 방향으로 개폐 가능하게 설치되어 있다. 덮개(23)의 중앙부에는 회전축 (24)이 관통하여 설치되고, 그 상단부에는 피처리체 보유 지지구인 웨이퍼 보우트(25)가 탑재되어 있다.
이 웨이퍼 보우트(25)는 3개 이상 예를 들어 4개의 지지 기둥(26)을 구비하고 있고, 복수매 예를 들어 125매의 피처리체인 반도체 웨이퍼(이하「웨이퍼」라 함)(W)를 선반 형상으로 보유 지지할 수 있게, 상기 지지 기둥(26)에 홈(슬롯)이 형성되어 있다. 단, 125매의 웨이퍼(W)의 보유 지지 영역 내, 상하 양단부에 대해서는 복수매의 더미 웨이퍼가 보유 지지되고, 그 사이의 영역에 제품 웨이퍼가 보유 지지되게 된다. 상기 회전축(24)의 하부에는, 상기 회전축(24)을 회전시키는 구동부를 이루는 모터(M)가 마련되어 있고, 따라서 웨이퍼 보우트(25)는 모터(M)에 의해 회전하게 된다. 또한, 덮개(23) 상에는 상기 회전축(24)을 둘러싸도록 보온 유닛(27)이 형성되어 있다.
상기 반응 용기(2)의 하부의 플랜지(22)에는 반응 용기(1) 내의 웨이퍼(W)에 가스를 공급하기 위한 L자형의 인젝터(31)가 삽입하여 설치되어 있다. 인젝터(31)의 기단부측에는 가스 공급로인 가스 공급관(32)이 접속되어 있고, 가스 공급관(32)의 타단부측은 각각 밸브(V1, V2, V3)를 통해 성막 가스 공급원(33), 불활성 가스 예를 들어 질소(N2) 가스의 공급원(34), 수소(H2) 가스의 공급원(35)에 접속되고, 상기 가스 공급관(32), 인젝터(31)를 통해 반응 용기(2) 중에 성막에 필요한 가스를 공급할 수 있게 되어 있다. 여기서 가스 공급관(32), 성막 가스 공급원(33), 불활성 가스의 공급원(34), 수소 가스의 공급원(35), 밸브(V1, V2, V3)에 의 해 가스 공급부(3)가 구성되어 있다.
상기 성막 가스로서는 실리콘(Si)과 수소를 포함하는 가스, 예를 들어 모노실란(SiH4) 가스, 디실란(Si2H6) 가스, 디클로로실란(SiH2Cl2) 가스, 테트라클로로실란(SiCl4) 가스, 헥사클로로실란(SiH2Cl6) 가스, 헥사에틸아미노디실란 가스, 헥사메틸디실라잔 가스, 디실릴아민 가스, 트리실릴아민 가스, 비스타셜부틸아미노실란 가스 등을 이용할 수 있다.
또한, 반응 용기(2)의 상측에는 반응 용기 내를 배기하기 위한 배기구(4)가 형성되어 있다. 이 배기구(4)에는 반응 용기 내를 원하는 진공도에 감압 배기 가능한 진공 배기 수단을 이루는 진공 펌프(41) 및 압력 조정부(42)를 구비한 배기관(43)이 접속되어 있다. 반응 용기(2)의 주위에는, 반응 용기(2) 내를 가열하기 위한 가열 수단인 히터(44)를 구비한 가열로(45)가 설치되어 있다. 상기 히터(44)로서는, 오염물이 없이 승강온 특성이 우수한 카본 와이어 등을 이용하는 것이 바람직하다.
또한, 이 감압 CVD 장치는, 컴퓨터로 이루어지는 제어부(5)를 구비하고 있다. 도2에 제어부(5)의 구성을 도시한다. 도2에 도시된 바와 같이, 제어부(5)는 CPU(210), 기억부(212), 입력부(214) 및 출력부(216)로 구성되고, 처리 프로그램을 기동하여, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터에서 판독 가능한 기억 매체(218) 내의 프로세스 레시피의 기재 사항을 판독하고, 그 레시피를 기초로 하여 처리 조건을 제어하는 기능을 구비하고, 히터(44), 압력 조정 부(42) 및 가스 공급부(3)를 각각 제어하기 위한 제어 신호를 출력한다.
다음에 상술한 감압 CVD 장치를 이용하여 실시하는 성막 방법의 일례에 대해 도3을 이용하여 설명한다. 우선 피처리체인 반도체 웨이퍼(W), 예를 들어 도4에 도시한 바와 같이 n형 실리콘 기판(61) 상에 게이트 절연막을 이루는 실리콘 산화막(SiO2)(62)이 형성된 웨이퍼(W)를 소정 매수 웨이퍼 보우트(25)에 보유 지지시키고, 예를 들어 온도가 100 ℃ 정도로 유지된 반응 용기(2) 내에 도시하지 않은 보우트 엘리베이터를 상승시킴으로써 반입(로드)한다.
웨이퍼 보우트(25)가 반입되어 반응 용기(2)의 하단 개구부(21)가 덮개(23)에 의해 폐색된 후, 반응 용기(2) 내의 온도를 예를 들어 200 ℃/분의 승온 속도이고, 550 ℃ 이상으로 비정질층을 얻을 수 있는 온도를 넘지 않은 온도 예를 들어 580 ℃로까지 승온시키는 동시에, 반응 용기(2) 내를 배기구(4)를 통해 진공 펌프(41)에 의해 소정의 진공도로 진공 배기한다. 여기서 상기 비정질층을 얻을 수 있는 온도는, 그것보다도 높게 하면 폴리 실리콘막으로 되어 버리는 온도이며 예를 들어 600 ℃ 이하의 온도이다.
그리고, 반응 용기(2) 내의 온도를 예를 들어 580 ℃로 안정시킨 후, 성막 가스 공급원(33)으로부터 예를 들어 모노실란 가스를 소정의 유량 예를 들어 180 내지 4000 sccm으로 반응 용기(2) 내에 공급하고, 또한 압력 조정부(42)에 의해 반응 용기(2) 내를 예를 들어 13.3 내지 40 Pa(0.1 내지 0.3 Torr)의 감압 분위기에 조정하여 성막 공정을 10분 정도 행한다.
반응 용기(2) 내에서는, 모노실란 가스가 열 분해되어 실리콘과 수소를 포함하는 비정질 실리콘막이 웨이퍼(W)의 게이트 절연막(62)의 표면에 성막된다. 여기서 이 성막 공정은, 후술하는 바와 같이 550 ℃ 이상의 온도로 실시하는 것이 필요하고, 특히 560 ℃ 이상의 온도로 행하는 것이 바람직하다. 또, 이 공정에 있어서의 상한 온도는 비정질층을 얻을 수 있는 온도이고, 마진을 고려하면 현실적으로는 600 ℃라고 생각된다.
이어서 성막 가스의 공급을 정지하고, 질소 가스의 공급을 개시하여 반응 용기(2) 내의 잔존 가스를 배기하기 위해 질소 가스에 의한 퍼지를 행한다. 계속해서 질소 가스를 공급한 상태에서 수소 가스의 공급을 개시하여, 반응 용기(2) 내의 온도를 비정질 실리콘막이 폴리화하는 온도 이상의 온도 예를 들어 620 ℃까지, 예를 들어 50 ℃/분의 승온 속도로 승온시키고, 이어서 질소 가스의 공급을 정지하는 한편 수소 가스는 공급하여 압력 조정부(42)에 의해 반응 용기(2) 내의 압력을 예를 들어 2660 내지 26600 Pa(20 내지 200 Torr)의 감압 분위기로 조정한다.
이어서 수소 가스를 공급한 상태에서, 소정 시간, 예를 들어 10분 정도, 비정질 실리콘막이 형성된 웨이퍼(W)에 대해 열 처리(어닐링)를 행하고, 이에 의해 폴리화 공정을 실제의 예로 한다. 이에 의해 성막 공정에서 형성된 비정질 실리콘막이 폴리화하여 폴리 실리콘막이 형성된다.
이들 일련의 공정을 행하고 있는 동안, 웨이퍼 보우트(25)는 모터(M)에 의해 회전하고 있다. 이렇게 하여 게이트 절연막(62) 상에 소정의 두께, 예를 들어 150 ㎚로 폴리 실리콘막을 형성한 후, 반응 용기(2) 내로의 수소 가스의 공급을 정지하 고 질소 가스의 공급을 개시하여 퍼지를 행하고, 반응 용기(2) 내의 압력을 대기압으로 복귀하는 동시에, 반응 용기(2) 내의 온도를 예를 들어 300 내지 600 ℃의 설정된 온도까지 하강시켜 웨이퍼 보우트(25)를 반응 용기(2)로부터 반출(언로드)한다.
그리고 반출된 웨이퍼(W)는, 그 후 폴리 실리콘막에 붕소 등의 도전형 불순물 원소가 예를 들어 이온 주입에 의해 첨가된 후, 포토리소그래피와 에칭에 의해 게이트 전극(63)이 형성되고, 또한 실리콘 기판(61)에 도전성 불순물 원소가 주입되어 불순물 확산층이 형성된다. 그러한 후, 이들 불순물 확산층 상에 소스 전극(64) 및 드레인 전극(65)을 형성하고, 반도체 장치인 MOSFET 트랜지스터가 제조된다.
이러한 방법에서 형성된 폴리 실리콘막은 막이 세립화되어 미결정 입자가 구상이므로, 후공정에서 불순물 원소, 예를 들어 붕소를 첨가할 때, 입자 사이의 경계로 붕소가 트랩되어 붕소의 관통을 억제할 수 있다. 이로 인해 게이트 전극(63)이 막 두께가 예를 들어 0.1 ㎛ 정도로 박막화해도, 불순물 원소의 관통을 억제하여 확실하게 불순물 원소를 첨가할 수 있다. 이에 의해, 예를 들어 불순물 원소가 폴리 실리콘막(63)을 관통하여 하층측의 게이트 절연막(62)이나 소스 전극(64), 드레인 전극(65)에 첨가되어 전기적 특성이 악화되는 상태의 발생을 억제할 수 있다.
이와 같이 구상의 미결정 입자로 구성된 폴리 실리콘막을 형성할 수 있는 것은 다음과 같은 이유에 의한다. 즉, 580 ℃의 온도로 성막 공정을 행하고 있기 때문에, 예를 들어 도5에 도시한 바와 같이 비정질 실리콘막(71)이 다수의 핵(72)이 산재된 상태로 생성된다. 그리고 이 공정에 의해, 비정질 실리콘막(71) 중에 결정이 되는 핵(72)을 산재시키고, 그 후 성막 공정보다도 높은 비정질 실리콘막(71)의 폴리화가 행해지는 온도로 폴리화 공정을 행하면, 성막 공정에서 형성된 핵(72)이 가열 처리에 의해 상기 핵(72)을 중심으로 재결정화하여 성장하고, 이에 의해 미결정 입자가 구상 결정(73)으로 성장하여 세립화가 가능해진다고 추찰된다. 또한, 구상 결정이라 함은, 구상에 가까운 형상만을 의미하는 것만이 아니며, 이미 기재된 방추형 결정과 비교하기 위한 용어로, 비정질 실리콘막 중의 핵이 어느 정도 3차원적으로 동일한 정도로 성장한 것이면, 구 모양으로부터 무너진 형상의 것도 포함된다.
이와 같이 미결정 입자가 구상 결정이면, 입계가 여러 가지의 방향으로 랜덤하게 다수 형성되고, 이 입계는 댕글링 본드가 많으므로, 예를 들어 후공정에서 붕소 등의 도전성 불순물 원소의 활성 입자를 폴리 실리콘막(73)에 첨가한 경우, 상기 무결합 상태의 계면이 붕소 등의 이동 및 확산에 대해 장벽이 되므로, 붕소 등이 상기 입계에 트랩되고, 도6에 도시한 바와 같이 폴리 실리콘막의 두께 방향으로의 붕소 등의 관통이 억제된다고 추찰된다.
이로 인해 본 발명에서는, 구상 결정을 포함하는 폴리 실리콘막을 형성하기 위해서는, 우선 제1 단계에서 비정질 실리콘막을 성막하고, 이어서 제2 단계에서 비정질 실리콘막의 폴리화를 행하는 것이 필요하고, 이로 인해 후술하는 실시예에서도 알 수 있는 바와 같이 제1 단계에서는 550 ℃ 이상으로 비정질 실리콘막을 형성할 수 있는 온도 이하의 온도, 바람직하게는 560 ℃ 이상 600 ℃ 이하의 온도로 성막 공정을 행하고, 이어서 제2 단계에서는 비정질 실리콘막의 폴리화를 행하는 온도 이상의 온도, 예를 들어 620 ℃ 이상으로 가열 처리를 행하고 있다.
여기서 후술의 실시예로부터 명백한 바와 같이, 비정질 실리콘막의 결정 상태와 성막 공정의 온도 사이에는 상관 관계가 있고, 본 발명자들은 비정질 실리콘막의 성막 공정의 온도는 550 ℃ 이상의 온도로 행하는 것이 필요하다고 생각하고 있다. 이 때, 후술의 실시예에 의해 명백한 바와 같이, 비정질 실리콘막을 다수의 핵이 산재되는 상태로 형성하기 위해서는, 560 ℃ 이상 600 ℃ 이하의 온도로 성막 공정을 행하는 것이 바람직하지만, 성막 온도가 550 ℃인 경우라도 구상 결정과 방추형 결정이 혼재되는 상태로 폴리 실리콘막이 형성되므로, 종래와 같이 방추형 결정의 폴리 실리콘막보다도 입계가 많이 존재하고, 상기 붕소 등의 폴리 실리콘막의 두께 방향으로의 관통이 억제된다.
또한, 성막 온도가 550 ℃인 경우에는, 성막 온도가 560 ℃인 경우보다도 비정질 실리콘막 중에 핵이 산재되는 정도는 작아지지만 상기 핵은 산재되어 있고, 폴리화 공정에서는 상기 핵이나 비정질 실리콘막 표면을 기점으로서 결정이 성장하므로, 이에 의해 구상 결정과 방추형 결정이 혼재되는 상태로 폴리 실리콘막이 형성된다고 추찰된다. 이에 대해, 배경 기술의 란에서 설명한 인용 문헌 1의 기술에서는, 제1 공정을 530 ℃로 행하고 있으므로 비정질 반도체층은 핵이 산재되지 않는 상태로 형성된다고 추찰된다.
<실시예>
(실험예 1)
상술한 장치를 이용하여 상술의 조건, 즉 성막 온도 580 ℃, 어닐링 온도 620 ℃, 성막 온도로부터 어닐링 온도로 온도 상승시킬 때 반응 용기 내의 분위기를 수소 분위기, 어닐링시의 반응 용기 내의 분위기를 수소 분위기로서, 실리콘 산화막으로 이루어지는 게이트 절연막(62)의 상면에 두께 50 ㎚의 폴리 실리콘막을 형성하고, 그 폴리 실리콘막에 대해 TEM(투과형 전자 현미경)에 의해 폴리 실리콘막의 두께 방향의 단면을 관찰하였다.
또한, 비교예에서, 상술한 장치를 이용하여 종래의 조건, 즉 성막 온도 620 ℃로 게이트 절연막(62)을 이루는 실리콘 산화막의 상면에 두께 50 ㎚의 폴리 실리콘막을 형성한 것에 대해서도, 마찬가지로 TEM(투과형 전자 현미경)에 의해, 폴리 실리콘막의 두께 방향의 단면을 관찰하였다.
이러한 결과를, TEM의 촬영 사진을 트레이스하여 본 발명 방법으로부터 형성한 폴리 실리콘막에 대해서는 도7의 (a)에, 종래의 방법에 의해 형성한 폴리 실리콘막에 대해서는 도7의 (b)에 각각 도시한다. 이 결과, 본 발명 방법에 의해 형성한 폴리 실리콘막은 동일한 크기의 구상 미결정 입자[구상 결정(75)]의 집합체로서 구성되어 있고, 막의 두께 방향으로도 다수의 미결정 입자가 존재하는 것이 인정되었다. 한편, 종래의 방법에 의해 형성한 폴리 실리콘막은, 도7의 (b) 중 사선으로 나타낸 바와 같이, 막의 두께 방향으로 신장되어 하측(실리콘 산화막측)보다도 상측이 크고 방추형의 결정(76)인 것이 인정되었다.
이에 의해 본 발명 방법에 의해 형성한 폴리 실리콘막은 구상 결정이 접촉되는 계면인 결정 입계가 다수 존재하고, 후공정에 있어서 폴리 실리콘막의 표면측으 로부터 도전성 불순물 원소가 첨가되었을 때, 폴리 실리콘막의 하면에 도달하기 전에 막의 두께 방향으로 다수 존재하는 결정 입계에 트랩되고, 이렇게 하여 폴리 실리콘막에 균일하게 확산되어 불순물 원소의 폴리 실리콘막의 관통이 방지된다고 추찰된다. 한편, 종래의 방법에 의해 형성한 폴리 실리콘막은 결정이 막의 두께 방향으로 신장되어 있고, 막의 하방측이 극단적으로 좁아지고 있으므로, 막의 하방측은 결정이 존재하는 영역이 매우 적은 상태이다. 이로 인해 후공정에 있어서 폴리 실리콘막의 표면측으로부터 불순물 원소를 폴리 실리콘막에 주입할 수 있는 에너지로 첨가되면, 결정 입계가 적거나 또는 없으므로, 불순물 이온이 트랩되지 않고 폴리 실리콘막을 관통하여 버린다고 생각된다.
(실험예 2)
상술한 장치를 이용하여 처리 조건을 (1) 내지 (11)(도8, 도9에서는 동그라미로 표시)까지 바꾸어 폴리 실리콘막을 형성하고, 그 폴리 실리콘막에 대해 X선 회절에 의한 결정 구조 해석 및 굴절률의 측정을 행하였다. 여기서 (1) 내지 (3)은 비교예이며 성막 처리 후에 폴리화를 위한 열 처리를 행하지 않는 예, (4) 내지 (11)은 본 발명의 실시예이며, 550 ℃ 이상 비정질층을 얻을 수 있는 온도 이하의 온도로 비정질 실리콘막의 성막 처리를 행하고, 이어서 비정질 실리콘막의 폴리화 처리를 행하는 예이다.
각 처리 조건의 성막 온도, 어닐링 온도, 성막 온도로부터 어닐링 온도로 온도 상승시킬 때의 분위기, 막 두께, 굴절률, X선 회절의 해석 결과로서 그레인 사이즈를 도8에 각각 나타낸다. 여기서 X선 회절 장치를 이용하여, 제3 비교예, 제6 및 제7 실시예(성막 온도가 550 ℃), 제9 내지 제11 실시예(성막 온도가 580 ℃)에 대해, Si(111)면과 Si(220)면, Si(311)면에 대해 그레인 사이즈를 측정함으로써 행하고, 굴절률은 구경(300)을 이용하여 측정하였다. 또한 도8 중 제1 비교예나 제9 및 제11 실시예의 그레인 사이즈는 2개의 데이터가 기재되어 있지만, 좌측이 웨이퍼(W)의 중앙부 및 우측이 주연부의 데이터를 나타내고 있다. 또 제9 실시예의 Si(111)면의 데이터는 주연부의 그레인 사이즈가 8.1 ㎚라는 것이다.
또한 X선 회절 및 굴절률의 측정 결과를 도8, 도9에 각각 나타낸다. 이에 의해 X선 회절의 결과, 제3 비교예는 Si(111)면과 Si(220)면이 존재하고, 제6 및 제7 실시예는 Si(111)면과 Si(220)면이 존재하지만 제3 비교예는 크기가 다르고, 제9 내지 제11 실시예는 Si(111)면과 Si(311)면이 존재하는 것이 인정되고, 제3 비교예와, 제6 및 제7 실시예와, 제9 내지 제11 실시예와는 얻어지는 폴리 실리콘막의 결정 구조가 다른 것이 인정된다.
즉 제3 비교예인 경우에는, Si(111)면의 크기가 3.1 내지 3.9 ㎚인 것 반해, Si(220)면의 크기가 18.8 내지 24.5 ㎚로 매우 크므로, 이 데이터로부터도 막 두께의 두께 방향으로 신장되는 방추형 결정이 형성되어 있는 것이 이해된다. 또한 제6 및 제7 실시예인 경우에는 Si(111)면의 크기와 Si(220)면의 크기가, 각각 14.1 ㎛, 13.6 ㎛로 동일한 정도이거나, 또는 Si(111)면의 크기(11.2 ㎛)보다도 Si(220)면의 크기(3.4 ㎛)가 작으므로, 막 두께의 두께 방향으로 신장되는 방추형 결정과 구상 결정이 혼재된 상태인 것이 이해된다. 또한 Si(220)면이 존재한다고 해도, 그 크기는 제3 비교예보다도 매우 작으므로, 막의 두께 방향으로도 다수의 방추형 결정이나 구상 결정이 존재한다고 추찰되고, 제3 비교예의 결정 구조보다도 막의 두께 방향으로 입계가 많아진다고 생각된다.
또한 제9 내지 제11 실시예에서는, Si(111)면과 Si(311)면의 크기가 거의 동일한 정도이며, 이 크기가 5 ㎛ 내지 9.8 ㎛ 정도로 작으므로 이 데이터로부터도 동일한 정도의 크기의 구상 결정이 다수 랜덤하게 적재되어 있는 것이 이해된다. 따라서 이러한 폴리 실리콘막에서는, 구상 결정의 입계가 여러 가지의 방향으로 랜덤하게 다수 형성되므로, 도전성 불순물 원소와 같은 활성 입자가 첨가된 경우, 이 불순물 원소를 트랩하기 쉬운 구조이다.
게다가 또한 굴절률의 데이터를 도9에 도시하지만, 굴절률과 결정 구조는 상관 관계가 있고, 굴절률이 4.5 이상인 경우에는 비정질층, 굴절률이 4.24 이상 4.5 미만인 경우는 구상 결정과 비정질층과의 혼재, 굴절률이 4.0 이상 4.24 미만인 경우는 구상 결정, 굴절률이 4.0 미만인 경우는 방추형 결정이다.
여기서 굴절률은 측정 기기에 의해 데이터에 오차가 생겨 정밀도는 악화되지만, 성막 온도가 550 ℃인 제4 내지 제7 실시예는 방추형 결정측에 가까운 구상 결정의 영역, 성막 온도가 580 ℃인 제8 내지 제11 실시예는 구상 결정의 영역(혹은 구상 결정과 비정질의 혼재에 가까운 영역)에 위치하고 있고, 성막 온도에 의해 얻어지는 폴리 실리콘막의 결정 구조가 다르다는 경향은 파악할 수 있다. 또한 이 굴절률의 결과에 의해, 제1 및 제2 비교예는 비정질의 영역에 위치하고 있기 때문에, 성막 공정을 종료한 상태에서는 비정질형인 실리콘막이 고온으로 어닐링을 행함으로써, 결정화되어 폴리막으로 변화하는 것이 이해된다.
이와 같이 비정질 실리콘막의 결정 상태와 성막 공정의 온도 사이에는 상관 관계가 있고, 구상 결정을 포함하는 폴리 실리콘막을 형성하기 위해서는 550 ℃ 이상의 온도로 성막 공정을 행하고, 비정질층을 형성해야 할 필요가 있는 것이 인정된다. 또한, 상술의 제2 실시예에 의해, 폴리 실리콘막을 구상 결정의 집합체에 의해 형성하는 경우에는, 560 ℃ 이상 600 ℃ 이하의 온도로 성막 공정을 행하는 것이 바람직하다고 생각되고, 이 경우에는 성막 공정에서 비정질 실리콘막이 다수의 핵이 산재되는 상태로 형성되고, 이어서 폴리화 공정에서 상기 핵이 재결정화되어 성장함으로써, 폴리 실리콘막이 구상 결정의 집합체에 의해 형성된다고 추찰된다.
또한, 성막 온도가 550 ℃인 경우에는, 구상 결정과 방추형 결정이 혼재되는 상태로 폴리 실리콘막이 형성되지만, 이 경우에는 성막 온도가 560 ℃인 경우보다도 핵이 산재되는 정도는 작지만 비정질 실리콘 중에 핵이 산재되고 폴리화 공정에서는 상기 핵이나 비정질 실리콘막 표면 및 SiO2 계면을 기점으로 하여 결정이 성장하므로, 이에 의해 구상 결정과 방추형 결정이 혼재되는 상태로 폴리 실리콘막이 형성된다고 추찰된다.
이상과 같이 제2 실시예의 결과로부터, 성막 공정시에 620 ℃로 성막한 경우에는 성막시에 폴리화되어 버림으로 세립화는 발생하지 않고, 성막 공정시에 구상 결정을 성막할 수 있는 온도 조건, 이 예에서는 550 ℃로 성막된 막을 어닐링함으로써 얻어진 폴리 실리콘막은 방추형 결정과 구상 결정을 포함하는 것, 또는 성막 공정시에 구상 결정과 비정질층을 성막할 수 있는 온도 조건, 이 예에서는 580 ℃로 성막된 막을 어닐링함으로써 얻어진 폴리 실리콘막은, 보다 결정 입경이 작게 세립화된 것이 인정되고, 이에 의해 성막 공정시의 온도는 550 ℃ 이상으로 비정질층이 얻어지는 온도 이하의 온도, 바람직하게는 560 ℃ 이상 600 ℃ 이하의 온도인 것이 필요하고, 어닐링 공정시의 온도는 비정질 실리콘막의 폴리화가 행해지는 온도 예를 들어 610 ℃ 이상의 온도인 것이 필요하다.
이상에 있어서 본 발명에서는 성막 공정과 폴리화 공정을 행하여, 예를 들어 50 ㎚ 정도의 두께의 제1 폴리 실리콘막을 형성한 후, 이 제1 폴리 실리콘막의 상면에 예를 들어 폴리화할 수 있는 온도 예를 들어 620 ℃ 이상의 온도이고, 실리콘을 포함하는 성막 가스를 이용하여 예를 들어 100 ㎚ 정도의 두께의 제2 폴리 실리콘막을 성막하도록 해도 좋다.
이 경우에는, 후공정에서 불순물 원소가 첨가되는 경우, 제1 폴리 실리콘막에 의해 불순물 원소가 트랩되어 불순물 원소의 관통이 방지되고, 한편 제2 폴리 실리콘막은 폴리화할 수 있는 온도로 성막되어 있기 때문에, 결정의 성장 속도가 크고, 소정의 두께의 폴리 실리콘막을 형성하는 경우에, 제1 폴리 실리콘막보다도 짧은 시간에 의해 성막할 수 있다. 따라서 게이트 전극으로서는 예를 들어 100 ㎚ 정도의 막 두께가 필요하게 되지만, 제1 폴리 실리콘막에 의해 불순물 원소의 관통을 방지하고, 제2 폴리 실리콘막에 의해 막 두께를 확보함으로써, 제1 폴리 실리콘막으로 게이트 전극의 막 두께를 확보하는 경우에 비해, 전체의 성막 시간을 단축할 수 있다.
또한, 본 발명에서는 온도 상승 공정은 수소 분위기로 행해도 좋고, 폴리화 공정은 질소 분위기로 행해도 좋다. 또한, 본 발명에 의해 형성된 폴리 실리콘막에 후공정에서 첨가되는 도전성 불순물로서, 전도형이 p형이 되는 불순물로서는 붕소 외에 인듐(In)이나 알루미늄(Al) 등, 전도형이 n형이 되는 불순물로서는 인(P)이나 비소(As) 등을 각각 이용할 수 있다.
본 발명에 따르면, 피처리체에 폴리 실리콘막을 형성함에 있어서, 피처리체를 550 ℃ 이상 비정질층을 얻을 수 있는 온도 이하의 온도로 가열하여 비정질 실리콘막을 형성하고, 이어서 상기 피처리체를 성막시의 온도보다도 높은 온도로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성하고 있기 때문에, 폴리 실리콘막은 구상 결정의 집합체 또는 구상 결정과 방추형 결정의 혼합체에 의해 형성된다. 이러한 폴리 실리콘막은 미결정 입자의 입계가 여러 가지의 방향을 향해 형성되므로, 후공정에서 상기 폴리 실리콘막으로 도전성 불순물 원소를 첨가하였을 때에, 이 불순물 원소가 상기 입계로 트랩되고, 상기 불순물 원소의 폴리 실리콘막의 두께 방향으로의 관통을 방지할 수 있다.

Claims (10)

  1. 피처리체를 550 ℃ 이상의 온도로 가열하여 실리콘을 포함하는 성막 가스를 이용하고, 피처리체 상에 비정질 실리콘막을 형성하는 성막 공정과,
    상기 피처리체를 성막 공정시의 온도보다도 높은 온도로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 제1 폴리 실리콘막을 형성하는 폴리화 공정과,
    상기 피처리체를 폴리화할 수 있는 온도 이상의 온도로 가열하고 실리콘을 포함하는 성막 가스를 이용하여, 피처리체 상의 제1 폴리 실리콘막 상에 제2 폴리 실리콘막을 더 형성하는 공정을 포함하는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서, 상기 폴리화 공정은 불활성 가스 분위기 또는 수소 분위기로 행하는 것을 특징으로 하는 성막 방법.
  3. 제1항에 있어서, 상기 피처리체는 게이트 절연막이 형성된 것이며, 상기 성막 공정 및 폴리화 공정을 행함으로써, 이 게이트 절연막 상에 폴리 실리콘막을 성막하는 것을 특징으로 하는 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리 실리콘막에 도전성 불순물 원소를 첨가하여 게이트 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 성막 방법.
  5. 삭제
  6. 다수매의 피처리체를 선반 형상으로 보유 지지시켜 반응 용기 내로 반입하기 위한 피처리체 보유 지지구와,
    상기 반응 용기의 주위에 마련된 가열 수단과,
    상기 반응 용기 내에 실리콘을 포함하는 성막 가스를 공급하기 위한 성막 가스 공급부와,
    상기 반응 용기 내를 진공 배기하기 위한 진공 배기 수단과,
    피처리체를 가열 수단에 의해 550 ℃ 이상의 온도로 가열하고 반응 용기 내에 상기 성막 가스를 공급하여, 피처리체 상에 비정질 실리콘막을 형성하고, 이어서 상기 성막 가스의 공급을 정지시켜 상기 피처리체를 성막 공정시의 온도보다도 높은 온도로 가열함으로써, 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성하도록, 상기 성막 가스 공급부 및 가열 수단을 제어하는 제어부를 구비하고,
    상기 제어부는 상기 폴리 실리콘막을 형성한 후, 상기 피처리체를 폴리화할 수 있는 온도 이상으로 가열하고 상기 반응 용기 내에 상기 성막 가스를 공급하여, 피처리체 상의 상기 폴리 실리콘막 상에 폴리 실리콘막을 더 형성하도록 상기 성막 가스 공급부 및 가열 수단을 제어하는 기능을 더 구비한 것을 특징으로 하는 성막 장치.
  7. 제6항에 있어서, 상기 반응 용기 내에 불활성 가스를 공급하기 위한 불활성 가스 공급부, 또는 상기 반응 용기 내에 수소 가스를 공급하기 위한 수소 가스 공 급부를 구비하고, 상기 비정질 실리콘막을 폴리화할 때에는 불활성 가스 공급부로부터 불활성 가스를 공급하거나, 또는 수소 가스 공급부로부터 수소 가스를 공급하도록 제어부에서 불활성 가스 공급부 또는 수소 가스 공급부를 제어하는 것을 특징으로 하는 성막 장치.
  8. 삭제
  9. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터에서 판독 가능한 매체이며,
    상기 프로그램 지령은, 프로세서 상에서 실행될 때, 반도체 처리용의 성막 장치에,
    반응 용기의 처리 영역 내에서 피처리 기판 상에 CVD에 의해 비정질 실리콘막을 형성하는 공정으로서, 상기 처리 영역 내에 실리콘을 포함하는 제1 처리 가스를 공급하는 동시에 상기 처리 영역을 550℃ 이상의 제1 온도 및 제1 압력으로 설정하는 공정과,
    상기 처리 영역 내에서 열처리에 의해 상기 비정질 실리콘막을 폴리화하여 폴리 실리콘막을 형성하는 공정으로서, 상기 처리 영역 내에 상기 제1 처리 가스와는 상이한 제2 처리 가스를 공급함과 동시에, 상기 처리 영역을 제1 온도보다 높은 제2 온도 및 제2 압력으로 설정하는 공정을 실행시키는 프로그램 지령을 포함하고,
    상기 프로그램 지령은, 상기 프로세서에 의해 실행될 때, 상기 반도체 처리용 성막 장치에,
    상기 처리 영역 내에서 상기 폴리 실리콘막 상에 CVD에 의해 상측 폴리 실리콘막을 형성하는 공정으로서, 상기 처리 영역 내에 실리콘을 포함하는 제1 처리 가스를 공급하는 동시에, 상기 처리 영역을 제1 온도보다도 높고 또한 실리콘을 폴리화하는 온도 이상의 온도로 설정하는 공정을 더 실행시키는 프로그램 지령을 포함하는 컴퓨터에서 판독 가능한 매체.
  10. 삭제
KR1020050026283A 2004-03-31 2005-03-30 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체 KR100940377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00106048 2004-03-31
JP2004106048A JP4655495B2 (ja) 2004-03-31 2004-03-31 成膜方法

Publications (2)

Publication Number Publication Date
KR20060044968A KR20060044968A (ko) 2006-05-16
KR100940377B1 true KR100940377B1 (ko) 2010-02-02

Family

ID=35061105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026283A KR100940377B1 (ko) 2004-03-31 2005-03-30 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체

Country Status (4)

Country Link
US (1) US7354858B2 (ko)
JP (1) JP4655495B2 (ko)
KR (1) KR100940377B1 (ko)
TW (1) TW200537620A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2008218661A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 電界効果型半導体装置及びその製造方法
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20090065816A1 (en) * 2007-09-11 2009-03-12 Applied Materials, Inc. Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
KR20090115357A (ko) * 2008-05-02 2009-11-05 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
WO2011121778A1 (ja) * 2010-03-31 2011-10-06 日新電機株式会社 薄膜多結晶シリコン、その製造方法および薄膜多結晶シリコンを製造するプラズマ装置
JP5864668B2 (ja) * 2010-10-29 2016-02-17 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
WO2013065522A1 (ja) * 2011-10-31 2013-05-10 三洋電機株式会社 光起電力装置及びその製造方法
DE102012108250A1 (de) * 2012-09-05 2014-03-06 Spawnt Private S.À.R.L. Verfahren zur Abscheidung von Siliciumschichten
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
CN108962957B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
WO2022204844A1 (en) * 2021-03-29 2022-10-06 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052218A (ko) * 1995-12-12 1997-07-29 김주용 반도체 소자의 폴리실리콘층 형성방법
KR19990005877A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 고부하 레지스터 제조방법
KR20020050562A (ko) * 2000-12-21 2002-06-27 윤종용 게이트 전극 형성 방법 및 이를 이용한 반도체 소자의제조방법
KR20030096874A (ko) * 2002-06-18 2003-12-31 주식회사 하이닉스반도체 박막 트랜지스터의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JP2861343B2 (ja) * 1990-09-19 1999-02-24 日本電気株式会社 半導体装置およびその製造方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US5863598A (en) * 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
JP2000357666A (ja) * 1999-04-15 2000-12-26 Sharp Corp 半導体装置及びその製造方法
JP3946910B2 (ja) * 1999-08-31 2007-07-18 富士通株式会社 半導体装置の製造方法
JP3589136B2 (ja) * 2000-01-24 2004-11-17 日本電気株式会社 半導体装置およびその製造方法
US6455372B1 (en) * 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
JP2002134420A (ja) * 2000-10-24 2002-05-10 Sony Corp 成膜装置および成膜方法
JP2002252181A (ja) * 2001-02-22 2002-09-06 Sanyo Electric Co Ltd 多結晶半導体層の製造方法及びレーザアニール装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052218A (ko) * 1995-12-12 1997-07-29 김주용 반도체 소자의 폴리실리콘층 형성방법
KR19990005877A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 고부하 레지스터 제조방법
KR20020050562A (ko) * 2000-12-21 2002-06-27 윤종용 게이트 전극 형성 방법 및 이를 이용한 반도체 소자의제조방법
KR20030096874A (ko) * 2002-06-18 2003-12-31 주식회사 하이닉스반도체 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
JP4655495B2 (ja) 2011-03-23
KR20060044968A (ko) 2006-05-16
US20050227459A1 (en) 2005-10-13
US7354858B2 (en) 2008-04-08
TW200537620A (en) 2005-11-16
TWI366877B (ko) 2012-06-21
JP2005294457A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100940377B1 (ko) 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체
CN1155991C (zh) 半导体器件的制造方法
KR100935039B1 (ko) 성막 장치 및 성막 방법
KR101791727B1 (ko) 아몰퍼스 실리콘의 결정화 방법, 결정화 실리콘막의 성막 방법, 반도체 장치의 제조 방법 및 성막 장치
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
US20080246101A1 (en) Method of poly-silicon grain structure formation
JP5311791B2 (ja) ポリシリコン膜の形成方法
JP3599290B2 (ja) 半導体装置
CN107026070A (zh) 半导体装置的制作方法
CN116013962B (zh) 半导体器件的制备方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20100216306A1 (en) Protection of conductors from oxidation in deposition chambers
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP3432601B2 (ja) 成膜方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
CN113496869A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
US8669590B2 (en) Methods and apparatus for forming silicon germanium-carbon semiconductor structures
US20230245893A1 (en) Method and apparatus for forming ruthenium silicide film on surface of substrate
JP4143584B2 (ja) 半導体装置の製造方法
JPS6223451B2 (ko)
JPH08124850A (ja) 半導体装置の製造方法
JPS58114457A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee