KR100935039B1 - 성막 장치 및 성막 방법 - Google Patents

성막 장치 및 성막 방법 Download PDF

Info

Publication number
KR100935039B1
KR100935039B1 KR1020080090861A KR20080090861A KR100935039B1 KR 100935039 B1 KR100935039 B1 KR 100935039B1 KR 1020080090861 A KR1020080090861 A KR 1020080090861A KR 20080090861 A KR20080090861 A KR 20080090861A KR 100935039 B1 KR100935039 B1 KR 100935039B1
Authority
KR
South Korea
Prior art keywords
reaction vessel
gas
film
temperature
silicon germanium
Prior art date
Application number
KR1020080090861A
Other languages
English (en)
Other versions
KR20080089327A (ko
Inventor
마사끼 구로까와
노리후미 기무라
다께히꼬 후지따
요시까즈 후루사와
가쯔히꼬 고모리
가즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080089327A publication Critical patent/KR20080089327A/ko
Application granted granted Critical
Publication of KR100935039B1 publication Critical patent/KR100935039B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 과제는 도펀트의 활성화율이 높은 실리콘 게르마늄막을 성막하는 데 있어서, 실리콘 게르마늄막의 마이그레이션을 억제하는 것이다.
실리콘 게르마늄막을 제1 온도로 성막한 후, 제2 온도까지 승온하여 예를 들어 폴리실리콘으로 이루어지는 캡층을 성막하는 경우, 처리 분위기의 온도를 제1 온도로부터 제2 온도를 향해 승온하는 과정에 있어서, 실리콘 게르마늄막의 움직임을 억제하기 위해 실란계의 가스를 반응 용기 내에 공급하여 상기 실리콘 게르마늄막의 표면을 실리콘으로 이루어지는 코팅층으로 덮는다. 또한 실리콘 게르마늄막을 성막 후에 반응 용기 내를 진공화하여 웨이퍼를 반출하는 공정을 행하는 경우에는, 반응 용기 내를 성막 온도로부터 강온시키면서 수소 가스에 의해 실리콘 게르마늄막을 어닐링하여 진공 배기시의 마이그레이션을 억제한다.
Figure R1020080090861
반응 용기, 제어부, 개구부, 배기구, 진공 펌프, 압력 조정부

Description

성막 장치 및 성막 방법 {FILM FORMING APPARATUS AND FILM FORMING METHOD}
본 발명은 반응 용기 내에 처리 가스를 공급하여 기판 상에 실리콘 게르마늄막을 성막하는 기술 및 비정질 실리콘막을 성막하는 기술에 관한 것이다.
종래, 트랜지스터의 게이트 전극에는 예를 들어 폴리실리콘이 사용되어 왔지만, 게이트 절연막의 박막화에 수반하여 게이트 전극에 바이어스 전압을 인가하였을 때 게이트의 공핍화 등이 디바이스의 특성을 악화시키는 요인 중 하나로 되어 있었다. 이러한 문제를 해결하기 위해 실리콘에 바꾸어 도펀트의 활성화율이 높은 실리콘 게르마늄을 적용하는 것이 검토되어 있다. 이러한 실리콘 게르마늄을 반도체 웨이퍼(이하 웨이퍼라 함)의 표면에 성막시키는 방법으로서, 종형 열 처리 장치를 이용하여 모노실란(SiH4) 가스와 모노게르마늄 가스를 이용하여 CVD에 의해 성막하는 것이 알려져 있다(예를 들어 특허 문헌 1).
게이트 절연막을 실리콘 산화막에 의해 형성한 경우, 실리콘 게르마늄막을 실리콘 산화막의 표면에 성막하고자 하면 초기시에 성막이 발생되지 않고, 조금 지나서 게르마늄의 부착 포인트를 기점으로 하여 단숨에 실리콘 게르마늄막이 퇴적되 고, 이로 인해 막 두께의 균일성을 확보하는 것이 곤란하기 때문에, 실리콘 산화막 상에 얇게 예를 들어 5 ㎚ 내지 10 ㎚의 막 두께의 비정질 실리콘 혹은 폴리실리콘으로 이루어지는 시드층을 성막한 후, 이 시드층 상에 실리콘 게르마늄막을 성막하도록 하고 있다.
또한 실리콘 게르마늄막을 성막한 후는, 상기 실리콘 게르마늄막에 인 혹은 붕소 등의 불순물 원소를 도핑하거나, 또는 그 표면에 예를 들어 스퍼터링에 의해 코발트를 성막한 후, 열 처리하여 실리사이드화하지만(실리콘 금속 화합물을 생성함), 실리콘 게르마늄막에 직접 코발트를 성막하면 실리사이드막 중에 게르마늄이 인입하여 트랜지스터의 특성을 악화시키므로, 실리콘 게르마늄막의 표면에 폴리실리콘막 혹은 비정질 실리콘막으로 이루어지는 캡층을 성막하고, 이 캡층에 코발트를 성막하도록 하고 있다.
한편 실리콘 게르마늄막의 처리 온도는 500 ℃ 전후이며, 캡층의 처리 온도는 600 ℃ 부근이므로, 캡층을 형성하는 경우에는 실리콘 게르마늄막을 성막한 후, 처리 분위기의 온도를 캡층의 처리 온도까지 승온시킬 필요가 있다. 그러나 게르마늄이 열적으로 불안정하기 때문에, 도10에 이미지를 도시한 바와 같이 실리콘 게르마늄막(13)의 마이그레이션(원자가 움직여 막에 요철이 생기는 현상)을 일으켜 표면이 황폐해져 버리고, 또한 실리콘 게르마늄막의 막 두께가 희미해지면 그 이면측이 시드층(12)과 일체가 되어 파도를 치고, 게이트 절연막인 실리콘 산화막(11)과 시드층(12) 사이에 보이드(14)가 발생되어 버린다. 이로 인해 누설 전류가 커져 트랜지스터의 특성을 악화시켜 버리므로 수율이 저하된다.
또한 실리콘 게르마늄막을 게이트 전극으로서 이용하는 데 있어서, 캡층을 이용하지 않는 구조도 검토되어 있다. 한편 반응 용기 내에서 성막 처리를 완료한 후, 반응 용기 내의 처리 가스를 불활성 가스로 치환하는 방법으로서 사이클 퍼지라 불리우는 방법이 행해지고 있다. 이 사이클 퍼지는 반응 용기 내를 진공 배기한 후, 불활성 가스를 도입하는 사이클을 복수회 행하는 공정이다. 실리콘 게르마늄막을 기판 상에 성막한 후, 이러한 공정을 행하면 반응 용기 내를 진공 펌프로 완전 후퇴하여(압력 조정 밸브를 완전 개방으로 하여) 매우 낮은 압력으로 하였을 때에, 실리콘 게르마늄막에 마이그레이션을 일으켜 마찬가지의 문제가 발생될 우려가 있다. 게다가 또한 전극막으로서 비정질 실리콘막이 사용되는 경우가 있지만, 비정질 실리콘막을 성막한 후 사이클 퍼지를 행하면, 역시 비정질 실리콘막에 마이그레이션을 일으켜 누설 전류가 커질 우려가 있다.
[특허 문헌 1] 일본 특허 공개 제2003-77845호 공보 도1 및 17 단락
본 발명은 이러한 사정 하에 이루어진 것으로, 그 목적은 실리콘 게르마늄막을 성막하는 데 있어서, 마이그레이션을 억제하여 반도체 장치의 전기적 특성을 개선할 수 있는 성막 장치 및 성막 방법을 제공하는 데 있다. 다른 목적은, 비정질 실리콘막을 성막하는 데 있어서, 마이그레이션을 억제하여 반도체 장치의 전기적 특성을 개선할 수 있는 성막 방법을 제공하는 데 있다.
본 발명에 따르면, 실리콘 게르마늄막 상에 실리콘막을 적층하는 프로세스를 행하는 데 있어서, 실리콘 게르마늄막의 성막 후 실리콘막의 처리 온도까지 승온할 때에 실란계의 가스를 공급하고 있기 때문에, 실리콘 게르마늄막의 표면이 실리콘으로 억제되어 마이그레이션이 억제된다. 이로 인해 보이드의 발생이 억제되는 동시에 표면의 거칠어짐도 저감되고, 이 결과 반도체 장치에 대해 양호한 전기적 특성을 얻을 수 있다.
또한 다른 발명에 따르면, 실리콘 게르마늄막을 성막한 후 상기 실리콘 게르마늄막을 수소 가스에 의해 어닐링하고 나서 진공 배기 및 퍼지 가스에 의한 퍼지을 행하고 있기 때문에, 진공 배기시에 있어서의 실리콘 게르마늄막의 마이그레이션이 억제되어 막 표면의 거칠어짐이 저감된다. 또 다른 발명에 따르면, 반응 용기 내를 강온하면서 비정질 실리콘막을 수소 가스에 의해 어닐링하고 나서 진공 배기 및 퍼지 가스에 의한 퍼지를 행하고 있기 때문에, 진공 배기시에 있어서의 비정질 실리콘막의 마이그레이션이 억제되어 막 표면의 거칠어짐이 저감된다.
본 발명의 성막 방법은, 반응 용기 내에 처리 가스를 공급하는 동시에 처리 분위기의 온도를 제1 온도로 설정하여 기판 상에 실리콘 게르마늄막을 성막하는 공정과,
계속해서 처리 분위기의 온도를 제1 온도로부터 제2 온도를 향해 승온하는 동시에, 승온 중에 실리콘 게르마늄막의 움직임을 억제하기 위해 실란계의 가스를 반응 용기 내에 공급하여 상기 실리콘 게르마늄막을 실리콘으로 이루어지는 코팅층 에 의해 덮는 공정과,
상기 처리 분위기의 온도가 제2 온도로 안정된 후, 반응 용기 내에 실란계의 가스를 공급하여 상기 코팅층의 표면에 실리콘막을 성막하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 예를 들어 코팅층은 5 ㎚ 이상이다. 또한 처리 분위기의 온도를 제1 온도 내지 제2 온도로 승온시키는 공정은, 평균 승온 속도가 30 ℃/분 이상인 것이 바람직하다. 본 발명의 구체적인 방법 중 일례를 들어, 기판 상에 실리콘 게르마늄막을 성막하는 공정 전에, 표면에 절연막이 형성된 기판을 반응 용기 내로 반입하는 공정과, 상기 반응 용기 내에 실란계의 가스를 공급하여 상기 절연막의 표면에 실리콘으로 이루어지는 시드층을 형성하는 공정이 행해지고, 실리콘 게르마늄막은 상기 절연막에 전압을 인가하기 위한 전극이다.
이 성막 방법을 실시하는 장치의 발명은, 반응 용기 내에서 기판 상에 실리콘 게르마늄막 및 실리콘막을 포함하는 적층체를 형성하는 성막 장치에 있어서,
반응 용기 내의 기판을 가열하기 위한 가열 수단과,
실란계의 가스를 반응 용기 내에 공급하기 위한 제1 가스 공급부와,
게르마늄계의 가스를 반응 용기 내에 공급하기 위한 제2 가스 공급부와,
실란계의 가스 및 게르마늄계의 가스를 반응 용기 내에 공급하는 동시에 처리 분위기를 제1 온도로 가열하여 기판 상에 실리콘 게르마늄막을 성막하고, 계속해서 처리 분위기의 온도를 제1 온도로부터 제2 온도를 향해 승온하는 동시에, 승온 중에 실리콘 게르마늄막의 움직임을 억제하기 위해 실란계의 가스를 반응 용기 내에 공급하고, 상기 처리 분위기의 온도가 제2 온도로 안정된 후, 반응 용기 내에 실란계의 가스를 공급하여 상기 기판 상에 실리콘막을 형성하도록 상기 가열 수단, 제1 가스 공급부 및 제2 가스 공급부를 제어하는 제어부를 구비한 것을 특징으로 한다.
다른 발명에 관한 성막 방법은, 반응 용기 내에 처리 가스를 공급하는 동시에 처리 분위기의 온도를 소정의 온도로 설정하여 기판 상에 실리콘 게르마늄막을 성막하는 공정과,
계속해서 반응 용기 내에 수소 가스를 공급하여 상기 실리콘 게르마늄막을 어닐링하는 공정과,
그 후, 반응 용기 내를 진공 배기하여 계속해서 퍼지 가스에 의해 퍼지하는 공정을 1회 행하거나 복수회 반복하는 공정과,
그러한 후에 기판을 반응 용기 내로부터 반출하는 공정을 포함하는 것을 특징으로 한다. 이 경우, 수소 가스에 의해 실리콘 게르마늄막을 어닐링하는 공정은, 반응 용기 내를 강온하면서 행하는 것이 바람직하다. 본 발명에서 말하는 진공 배기라 함은, 처리 가스를 반응 용기 내에서 배기하기 위해 예를 들어 압력 조정 밸브를 완전 개방으로 하여 잘린 상태로 하는 경우이다. 실리콘 게르마늄막을 수소 가스에 의해 어닐링하는 공정은 반응 용기 내를 강온하면서 행하는 것이 바람직하지만, 실리콘 게르마늄막을 성막하였을 때의 온도로 행해도 좋다.
본 발명에 관한 성막 방법을 실시하는 장치는, 반응 용기 내에서 기판 상에 실리콘 게르마늄막을 성막하는 성막 장치에 있어서,
반응 용기 내의 기판을 가열하기 위한 가열 수단과,
실란계의 가스를 반응 용기 내에 공급하기 위한 제1 가스 공급부와,
게르마늄계의 가스를 반응 용기 내에 공급하기 위한 제2 가스 공급부와,
수소 가스를 반응 용기 내에 공급하기 위한 제3 가스 공급부와,
퍼지 가스를 반응 용기 내에 공급하기 위한 제4 가스 공급부와,
반응 용기 내의 압력을 조정하는 압력 조정부와,
실란계의 가스 및 게르마늄계의 가스를 반응 용기 내에 공급하는 동시에 처리 분위기를 소정의 온도로 가열하여 기판 상에 실리콘 게르마늄막을 성막하고, 계속해서 수소 가스를 반응 용기 내에 공급하고, 그 후 반응 용기 내를 진공 배기하여 계속해서 반응 용기 내를 퍼지 가스에 의해 퍼지하는 공정을 1회 또는 복수회 반복하도록 상기 가열 수단, 상기 각 가스 공급부 및 압력 조정부를 제어하는 제어부를 구비한 것을 특징으로 한다.
또 다른 발명에 관한 성막 방법은, 반응 용기 내에 처리 가스를 공급하는 동시에 처리 분위기의 온도를 소정의 온도로 설정하여 기판 상에 비정질 실리콘막을 성막하는 공정과,
계속해서 반응 용기 내를 강온하면서 반응 용기 내에 수소 가스를 공급하여 상기 비정질 실리콘막을 어닐링하는 공정과,
그 후, 반응 용기 내를 진공 배기하여 계속해서 반응 용기 내를 퍼지 가스에 의해 퍼지하는 공정을 1회 행하거나 복수회 반복하는 공정과,
그러한 후에 기판을 반응 용기 내로부터 반출하는 공정을 포함하는 것을 특 징으로 한다.
[제1 실시 형태]
본 발명의 실시 형태에 대해 도면을 기초로 하여 설명한다. 도1은 본 발명의 실시 형태를 도시하는 성막 장치의 개략 종단면도이고, 부호 2는 예를 들어 석영에 의해 종형의 원통형으로 형성된 반응 용기이다. 이 반응 용기(2)의 하단부는 화로로서 개방되고, 그 개구부(21)의 주연부에는 플랜지(22)가 일체 형성되어 있다. 반응 용기(2)의 하방에는, 상기 플랜지(22)의 하부면에 접촉하여 개구부(21)를 기밀하게 폐색하는 예를 들어 석영제의 덮개 부재(3)가 도시하지 않는 보트 엘리베이터에 의해 상하 방향으로 개폐 가능하게 설치되어 있다. 덮개 부재(3)의 중앙부에는 회전축(31)이 관통 설치되고, 게다가 단부에는 기판 보유 지지구인 웨이퍼 보트(4)가 탑재되어 있다.
이 웨이퍼 보트(4)는 3개 이상 예를 들어 4개의 지지 기둥(41)을 구비하고 있고, 복수매 예를 들어 125매의 피처리체인 반도체 웨이퍼(이하 웨이퍼라 함)(W)를 선반형으로 보유 지지할 수 있도록 상기 지지 기둥(41)에 홈(슬롯)이 형성되어 있다. 단지 125매의 웨이퍼(W)의 보유 지지 영역 중 상하 양단부에 대해서는 복수매의 더미 웨이퍼가 보유 지지되고, 그 동안의 영역에 제품 웨이퍼가 보유 지지되게 된다. 상기 회전축(31)의 하부에는 상기 회전축(31)을 회전시키는 구동부를 이루는 모터(32)가 설치되어 있고, 따라서 웨이퍼 보트(4)는 모터(32)에 의해 회전하게 된다. 또한 덮개 부재(3) 상에는 상기 회전축(31)을 둘러싸도록 보온 유닛(33)이 설치되어 있다.
상기 반응 용기(2)의 하부의 플랜지(22)에는 반응 용기(2) 내의 웨이퍼(W)에 가스를 공급하기 위한 L 자형의 인젝터(51, 81, 91)가 삽입하여 설치되어 있다. 인젝터(51)의 기단부측에는 가스 공급로인 가스 공급관(52)이 접속되어 있다. 이 가스 공급관(52)의 기단부측은 2계통으로 분리되어 있고, 그 한 쪽에는 상류측으로부터 실란계의 가스 예를 들어 모노실란(SiH4) 가스의 공급원(61), 밸브(62), 유량 조절부인 질량 유량 제어기(63) 및 밸브(64)가 이 차례로 설치되는 동시에, 다른 쪽에는 상류측으로부터 게르마늄계의 가스 예를 들어 모노게르마늄(GeH4) 가스의 공급원(71), 밸브(72), 유량 조절부인 질량 유량 제어기(73) 및 밸브(74)가 이 차례로 설치되어 있다. 또 모노게르마늄 가스의 공급원(71)은, 예를 들어 수소 가스에 의해 10 ％로 희석한 모노게르마늄 가스의 공급원이다. 상기 밸브(62), 질량 유량 제어기(63), 밸브(64), 가스 공급관(52) 및 인젝터(51)는 모노실란 가스를 반응 용기(2) 내에 공급하기 위한 제1 가스 공급부를 구성하고 있고, 상기 밸브(72), 질량 유량 제어기(73), 밸브(74), 가스 공급관(52) 및 인젝터(51)는 모노게르마늄 가스를 반응 용기(2) 내에 공급하기 위한 제2 가스 공급부를 구성하고 있다. 이 예에서는, 제1 가스 공급부 및 제2 가스 공급부는 가스 공급관(52) 및 인젝터(51)를 공용하고 있다.
또한 상기 인젝터(81)의 기단부측에는 가스 공급로인 가스 공급관(82)이 접속되어 있고, 이 가스 공급관(82)의 기단부측에는 상류측으로부터 수소(H2) 가스의 공급원(83), 밸브(84), 질량 유량 제어기(85) 및 밸브(86)가 이 차례로 설치되어 있다. 상기 밸브(84), 질량 유량 제어기(85) 및 밸브(86), 가스 공급관(82) 및 인젝터(81)는 수소 가스를 반응 용기(2) 내에 공급하기 위한 제3 가스 공급부를 구성하고 있다.
게다가 또 상기 인젝터(91)의 기단부측에는 가스 공급로인 가스 공급관(92)이 접속되어 있다. 또한 이 가스 공급관(92)의 기단부측에는 상류측으로부터 질소 가스의 공급원(93), 밸브(94), 질량 유량 제어기(95) 및 밸브(96)가 이 차례로 설치되어 있다. 상기 밸브(94), 질량 유량 제어기(95) 및 밸브(96), 가스 공급관(92) 및 인젝터(91)는, 예를 들어 퍼지 가스로서 질소 가스를 반응 용기(2) 내에 공급하기 위한 제4 가스 공급부를 구성하고 있다.
또한 반응 용기(2)의 상측에는, 반응 용기(2) 내를 배기하기 위한 배기구(23)가 형성되어 있다. 이 배기구(23)에는, 반응 용기(2) 내를 원하는 진공도로 감압 배기 가능한 진공 펌프(25) 및 압력 조정부(24)를 구비한 배기관(26)이 접속되어 있다. 반응 용기(2)의 주위에는, 반응 용기(2) 내를 가열하기 위한 가열 수단인 히터(34)를 구비한 가열로(35)가 설치되어 있다. 히터로서는, 오염이 없이 승강온 특성이 우수한 카본와이어 등을 이용하는 것이 바람직하다.
또한 이 성막 장치에는, 컴퓨터로 이루어지는 제어부(20)가 구비되어 있다. 이 제어부(20)는 처리 프로그램을 기동하고, 도시하지 않는 메모리 내의 프로세스레시피의 기재 사항을 판독하고, 그 레시피를 기초로 하여 처리 조건을 제어하는 기능을 구비하고, 히터(34), 압력 조정부(25) 및 각 가스 공급부의 가스 공급 기기(밸브, 질량 유량 제어기 등)를 각각 제어하기 위한 제어 신호를 출력한다.
다음에 상술한 성막 장치(1)를 이용하여 실시하는 성막 방법의 일례에 대해 도2 내지 도3을 이용하여 설명한다. 도2는 온도 프로파일, 공정 및 공급하는 처리 가스를 대응시킨 설명도이다. 우선 기판인 웨이퍼(W), 예를 들어 도3의 (a)에 도시한 N형 혹은 P형의 실리콘막(101)의 표면에 절연막인 실리콘 산화막(SiO2)(102)이 성막된 웨이퍼(W)를 소정 매수 웨이퍼 보트(4)에 선반형으로 적재하고, 도시하지 않는 보트 엘리베이터를 상승시킴으로써 반응 용기(2) 내로 반입한다(S1). 웨이퍼 보트(4)가 반입되어 플랜지(22)의 하단 개구부가 덮개 부재(3)에 의해 막힌 후, 예를 들어 470 내지 550 ℃의 프로세스 온도로 안정시킨다(S2).
그리고 반응 용기(2) 내가 프로세스 온도로 안정된 후, 모노실란 가스의 공급원(61)으로부터 모노실란 가스를 인젝터(51)의 선단부 공급구로부터 반응 용기(2) 내에 소정의 유량으로 공급하는 동시에 압력 조정부(24)에 의해 소정의 압력(진공도)으로 반응 용기 내를 유지하여 도3의 (b)에 도시한 바와 같이, 실리콘 산화막(102)의 표면에 실리콘(Si)으로 이루어지는 시드층(103)을 예를 들어 5 ㎚ 내지 10 ㎚ 정도의 막 두께로 성막한다(S3). 계속해서 모노실란 가스의 공급을 계속시킨 상태로, 모노게르마늄 가스의 공급원(71)으로부터 모노게르마늄 가스를 유출시키고, 모노실란 가스와 모노게르마늄 가스와의 혼합 가스를 인젝터(51)의 선단부 공급구로부터 반응 용기(2) 내에 공급한다. 이 때 모노실란 가스의 유량 및 모노게르마늄 가스의 유량은 예를 들어 각각 1000 sccm 및 1000 sccm로 조절된다. 반응 용기(2) 내에서는, 모노실란 가스와 모노게르마늄 가스가 열 분해되어 반응하 고, 도3의 (c)에 도시한 바와 같이 실리콘 게르마늄막(104)이 시드층(103) 상에 성막된다(S4).
그러한 후, 밸브(74)를 폐쇄하여 모노게르마늄 가스의 공급만을 정지하고, 모노실란 가스를 예를 들어 500 sccm로 반응 용기(2) 내에 공급하면서 반응 용기(2) 내의 압력을 예를 들어 10 Pa로 유지하는 동시에, 히터(34)를 제어하여 반응 용기(2) 내의 온도를 제2 온도인 예를 들어 530 내지 620 ℃까지 승온시킨다(S5). 이 예에서는, 실리콘 게르마늄막의 성막 온도는 제1 온도에 상당한다. 이 승온 공정에서는 모노실란 가스가 반응 용기(2) 내에 공급되어 있으므로, 도3의 (d)에 도시한 바와 같이 실리콘 게르마늄막(104)의 표면에 예를 들어 막 두께가 5 내지 10 ㎚ 정도의 실리콘으로 이루어지는 코팅층(105)이 형성된다.
그 후, 밸브(64)를 폐쇄하여 모노실란 가스의 공급을 정지하고, 반응 용기(2) 내의 온도를 안정시킨다(S6). 또 모노실란 가스는, 이 온도 안정의 과정에 있어서 공급을 계속해도 좋다. 계속해서 수소 가스의 공급원(82)으로부터 수소 가스를 인젝터(81)의 선단부 공급구로부터 반응 용기(2) 내에 예를 들어 100 내지 1000 sccm의 유량으로 공급하면서 반응 용기(2) 내를 소정의 감압 분위기로 유지하고, 코팅층(105)의 표면을 어닐링한다(S7). 이와 같이 수소 가스에 의해 코팅층(105)의 표면을 어닐링하는 이유는 반응 용기(2) 내의 온도를 안정시키는 동시에, 실리콘 코팅층(105)의 마이그레이션을 방지하기 때문이다.
계속해서 다시 모노실란 가스의 공급원(61)으로부터 모노실란 가스를 소정의 유량으로 반응 용기(2) 내에 공급하면서 반응 용기(2) 내를 소정의 감압 분위기로 유지하고, 도3의 (e)에 도시한 바와 같이 코팅층(105) 상에 소정량의 두께로 예를 들어 폴리실리콘으로 이루어지는 캡층(106)을 성막한다(S8). 그러한 후, 반응 용기(2) 내의 온도를 예를 들어 다시 제1 온도인 530 ℃까지 하강시키면서, 인젝터(92)로부터 질소 가스에 의해 반응 용기(2) 내를 퍼지하여 상압으로 복귀시켜 웨이퍼 보트(4)를 반출한다(S9). 그리고 반출된 웨이퍼(W)는, 그 후에 인(P) 혹은 붕소(B) 등의 불순물 원소가 예를 들어 이온 주입에 의해 폴리실리콘막(106)을 통해 실리콘 게르마늄막(98)까지 주입되어 게이트 전극이 형성된다.
상술한 실시 형태에 따르면, 실리콘 게르마늄막(104)을 성막한 후, 예를 들어 폴리실리콘으로 이루어지는 캡층(106)의 성막 온도까지 승온할 때에, 모노실란 가스를 반응 용기(2) 내에 공급하고 있기 때문에, 도4에 이미지를 도시한 바와 같이 열적으로 불안정한 게르마늄이 온도의 상승과 함께 움직이고자 하여 막이 마이그레이션을 일으키고자 하지만, 모노실란의 퇴적물이 실리콘 게르마늄막(104)의 표면을 압박하고 있는 모습이 되므로, 막의 움직임이 억제된다. 이로 인해 후술의 실험 예로부터도 알 수 있는 바와 같이 보이드의 발생이 억제되는 동시에 표면의 거칠어짐도 저감되고, 이 결과 게이트 전극의 누설 전류가 적어지기 때문에, 수율이 향상된다. 이 점은 바꿔 말하면, 반도체 장치인 트랜지스터에 대해 양호한 전기적 특성이 얻어지게 된다.
또한 코팅층(105)을 형성하기 위해 모노실란 가스를 흐르게 하는 타이밍에 대해서는, 예를 들어 승온 개시시로부터 조금 승온할 때까지는 모노실란 가스를 흐르게 하지 않는 등의 시퀀스에 대해서도 본 발명의 범위에 포함되지만, 제2 온도로 완전히 상승하기 전의 승온 과정에 있어서 흐르게 할 필요가 있다. 또한 모노실란 가스의 공급을 정지하는 타이밍에 대해서는, 이미 상술한 바와 같이 제2 온도로 완전히 상승하였을 때라도 좋고, 혹은 그 후 조금 지나서 공급을 정지해도 좋고, 게다가 또한 아직 승온 도중이라도 좋다. 모노실란 가스의 공급 개시 및 정지의 타이밍은 코팅층(105)의 막 두께가 지나치게 두꺼우면, 실리콘 게르마늄막(102) 상의 캡층(106)의 막 두께 및 막질의 균일성이 악화되게 되므로, 이러한 균형으로 결정되는 것이 된다. 또 실란계의 가스로서는 모노실란 가스로 한정되지 않고 디실란(Si2H6) 가스, 디클로로실란(SiH2Cl2) 가스, 테트라클로로실란(SiCl4) 가스, 헥사클로로실란(Si2Cl6) 가스, 헥사에틸아미노디실란 가스, 헥사메틸디실라잔 가스, 디실릴아닌 가스, 트리실릴아민 가스, 비스타샬브틸아미노실란 가스 등이라도 좋다.
게다가 또한 제1 온도로부터 제2 온도로 승온할 때의 평균 승온 속도는, 후술의 실험 예로부터도 알 수 있는 바와 같이, 너무 느리면 캡층(106)의 막 두께의 면내 균일성이 악화되기 때문에, 예를 들어 30 ℃/분 이상인 것이 바람직하다.
[제2 실시 형태]
제2 실시 형태는 실리콘 게르마늄막을 성막한 후 캡층을 성막하지 않고, 기판을 반응 용기(2)로부터 반출하는 경우를 대상으로 하고 있고, 예를 들어 실리콘 게르마늄막을 게이트 전극으로서 이용하는 데 있어서, 상기 실리콘 게르마늄막의 표면부를 니켈 등에 의해 실리사이드화하는 경우에 적용할 수 있다. 본 실시 형태에 사용하는 장치는, 도1과 동일한 장치가 이용된다.
도5는 본 실시 형태에 관한 공정을 나타내는 도면이며, 처리 분위기의 온도 프로파일과 각 공정과 처리 가스를 대응시킨 도면이다. 이 공정에 대해서도 실리콘 게르마늄막의 성막 공정(P4)까지는 제1 실시 형태와 마찬가지이다. 즉, 표면에 게이트 절연막인 실리콘 산화막이 성막된 웨이퍼(W)를 웨이퍼 보트(4)에 적재하여 반응 용기(2) 내로 반입하고(P1), 반응 용기(2) 내의 온도를 안정화시켜(P2) 실란계의 가스인 모노실란 가스를 공급하여 비정질 실리콘막으로 이루어지는 시드층을 성막하고(P3), 계속해서 모노실란 가스 및 모노게르마늄 가스를 반응 용기(2) 내에 공급하여 실리콘 게르마늄막을 성막한다(P4).
이 후, 반응 용기(2) 내의 처리 분위기의 온도를 실리콘 게르마늄막의 성막 온도프로세스 온도인 예를 들어 470 내지 550 ℃로부터 400 ℃까지 강온하는 동시에, 강온하면서 수소 가스를 반응 용기(2) 내에 예를 들어 유량 1000 sccm에서 공급하고, 실리콘 게르마늄막을 어닐링한다(P5). 이 때 반응 용기(2) 내는 예를 들어 1000 Pa의 감압 분위기로 설정된다. 계속해서 압력 조정부(24)의 밸브를 완전 개방으로 하여 반응 용기(2) 내를 완전 후퇴 상태로서 수소 가스를 진공 배기하고, 계속해서 인젝터(91)로부터 퍼지 가스인 불활성 가스 예를 들어 질소 가스를 반응 용기(2) 내에 공급하여 퍼지한다. 이 진공 배기 및 퍼지를 복수회 반복하여 사이클 퍼지를 행하고(P6), 반응 용기(2) 내를 질소 가스로 치환하여 상압으로 복귀한 후 웨이퍼 보트(4)를 반출한다(P7). 그리고 반응 용기(2) 내는 다음 웨이퍼(W)의 처리를 위해 프로세스 온도까지 승온되는(P8) 동시에, 다음 웨이퍼(W)를 탑재한 웨이퍼 보트(4)가 반응 용기(2) 내로 반입된다(P1).
본 실시 형태에 따르면, 실리콘 게르마늄막을 성막한 후, 상기 실리콘 게르마늄막을 수소 가스에 의해 어닐링하고 나서 사이클 퍼지를 행하고 있기 때문에, 후술한 실험 예에서도 알 수 있듯이 진공 배기시에 있어서의 실리콘 게르마늄막의 마이그레이션이 억제되어 막 표면의 거칠어짐이 저감된다. 그 이유에 대해서는, 실리콘 게르마늄막 표면의 실리콘 혹은 게르마늄의 댕글링 본드로 수소가 결합하여 종단되고, 표면이 안정되기 때문이 아닐까 추측된다. 이로 인해 예를 들어 실리콘 게르마늄막 상에 배선층을 형성하여 얻어진 MOSFET에 있어서 누설 전류가 저감될 수 있어 양호한 특성을 얻을 수 있다.
그리고 반응 용기(2) 내를 성막 온도로부터 강온시키고, 그 후 사이클 퍼지를 행하고 있기 때문에, 실리콘 게르마늄막이 진공의 완전 후퇴에 의한 낮은 압력 분위기(고진공도 분위기)로 노출될 때의 온도가 낮기 때문에, 보다 한층 마이그레이션을 일으키기 어렵다. 이 경우, 반응 용기(2) 내의 온도는 예를 들어 400 ℃ 이하까지 강온시키는 것이 바람직하다. 또한 반응 용기(2) 내의 강온 공정과 수소 가스에 의한 어닐링 공정을 동시에 행하고 있기 때문에, 높은 처리량을 얻을 수 있다.
또 수소 가스에 의한 어닐링은 강온 공정의 일부, 예를 들어 실리콘 게르마늄막의 성막이 종료된 후, 계속해서 어닐링을 행하여 강온이 완료되기 전에 수소 가스의 공급을 정지해도 좋다. 또한 실리콘 게르마늄막을 성막하였을 때 온도로 수소 가스에 의한 어닐링을 행해도 좋고, 이 경우에는 사이클 퍼지는 어닐링시의 온도로 행해도 좋고, 강온시키면서 행해도 좋다.
[제3 실시 형태]
본 실시 형태는 비정질 실리콘막을 성막한 후, 그 웨이퍼를 반응 용기(2)로부터 반출하는 경우를 대상으로 하고 있고, 예를 들어 용량 소자로서 비정질 실리콘막을 이용하는 경우나, 혹은 실리콘 게르마늄막을 평가하기 위해 실험 단계에서 비정질 실리콘막을 시드층으로 형성한 후, 반응 용기(2) 밖으로 웨이퍼를 반출하는 경우 등에 적용할 수 있다. 본 실시 형태에 사용하는 장치는, 도1과 동일한 장치가 이용되지만, 모노게르마늄 가스의 공급부는 반드시 필요하지 않다.
도6은 본 실시 형태에 관한 공정을 나타내는 도면이며, 처리 분위기의 온도 프로파일과 각 공정과 처리 가스를 대응시킨 도면이다. 이 공정에 있어서는, 웨이퍼(W)를 웨이퍼 보트(4)에 적재하고, 이미 프로세스 온도로 설정되어 있는 반응 용기(2) 내로 반입하고(Q1), 반응 용기(2) 내의 온도를 예를 들어 530 ℃의 프로세스 온도로 안정화시키고(Q2), 실란계의 가스인 모노실란 가스를 소정의 유량으로 공급하는 동시에 반응 용기(2) 내를 소정의 압력으로 설정하여 비정질 실리콘막을 성막한다(Q3).
이 후, 반응 용기(2) 내의 처리 분위기의 온도를 예를 들어 400 ℃까지 강온하는 동시에, 강온하면서 수소 가스를 반응 용기(2) 내에 예를 들어 유량 1000 sccm로 공급하여 비정질 실리콘막을 어닐링한다(Q4). 이 때 반응 용기(2) 내는 예를 들어 1000 Pa의 감압 분위기로 설정된다. 계속해서 압력 조정부(24)의 밸브를 완전 개방으로 하여 반응 용기(2) 내를 완전 후퇴 상태로서 수소 가스를 진공 배기하고, 계속해서 인젝터(91)로부터 퍼지 가스인 불활성 가스 예를 들어 질소 가스를 반응 용기(2) 내에 공급하여 퍼지한다. 이 진공 배기 및 퍼지를 복수회 반복하여 사이클 퍼지 사이클 퍼지를 행하고(Q5), 반응 용기(2) 내를 질소 가스로 치환하고, 상압으로 복귀한 후 웨이퍼 보트(4)를 반출한다(Q6). 그리고 반응 용기(2) 내는 다음 웨이퍼(W)의 처리를 위해 프로세스 온도까지 승온되는 동시에(Q7), 다음 웨이퍼(W)를 탑재한 웨이퍼 보트(4)가 반응 용기(2) 내로 반입된다(Q1).
본 실시 형태에 따르면, 비정질 실리콘막을 성막한 후, 강온시키면서 상기비정질 실리콘막을 수소 가스에 의해 어닐링하여 사이클 퍼지를 행하고 있기 때문에, 후술의 실험예로부터도 명백한 바와 같이 진공 배기시에 있어서의 비정질 실리콘막의 마이그레이션이 억제되고, 막 표면의 거칠어짐이 저감된다. 이로 인해 예를 들어 비정질 실리콘막을 상기 실리콘 게르마늄막에 캡층으로서 사용한 경우, 혹은 용량 소자에 적용한 경우에 있어서 누설 전류를 저감할 수 있고, 반도체 장치의 전기적 특성의 향상에 기여한다. 그리고 강온하면서 어닐링을 행하고 있기 때문에 높은 처리량이 얻어지고, 또 낮은 온도로 사이클 퍼지를 행하고 있기 때문에, 상기 마이그레이션을 보다 한층 억제할 수 있다. 마이그레이션을 억제되는 이유에 대해서는, 실리콘 게르마늄막인 경우와 마찬가지라고 추측된다. 이 방법은 비정질 실리콘막이 예를 들어 50 ㎚ 이하와 얇은 경우에 특히 효과가 있다.
상술한 제2 및 제3 실시 형태에 있어서는, 반응 용기(2) 내를 퍼지 가스로 치환하기 위해, 일단 압력 조정부(24)의 밸브를 완전 개방으로 하여 반응 용기(2) 내를 완전 후퇴하는 스텝과 퍼지 가스를 공급하는 스텝을 복수회 반복하고 있지만, 이들 스텝을 1회만 행하는 경우라도 본 발명에 포함된다.
여기서 상술한 방법에 의해 얻어지는 실리콘 게르마늄막은 폴리실리콘 게르마늄막이라도 좋지만, 비정질 실리콘 게르마늄막이라도 좋다. 또한, 실리콘 게르마늄막에 이온 주입에 의해 불순물 원소를 주입하여 게이트 전극으로 하는 대신에, 상술한 성막 장치에 예를 들어 1개의 도핑용 가스 공급관을 설치하여 웨이퍼 보트(4)의 하부측으로부터 도프용의 가스 예를 들어 포스핀 가스나 삼염화붕소를 성막시에 공급하고, 인 혹은 붕소를 실리콘 게르마늄막 중에 도핑하도록 해도 좋다. 또 본 발명을 실시하는 장치로서는, 배치식의 성막 장치로 한정되지 않고 1매씩 처리하는 매엽식의 성막 장치라도 좋다.
[실시예]
계속해서, 본 발명의 효과를 확인하기 위해 행한 실험에 대해 서술한다.
(제1 실시예)
이미 서술한 성막 장치를 이용하여, 미리 웨이퍼(W) 상의 N형 실리콘막의 표면에 절연막인 실리콘 산화막이 성막된 기판의 표면에, 우선 비정질 실리콘막으로 이루어지는 시드층을 10 ㎚의 막 두께로 성막하고, 계속해서 비정질의 실리콘 게르마늄막을 50 ㎚의 막 두께로 성막하였다. 그리고 승온 과정 및 그 후의 온도 안정 과정(5분)에 있어서 모노실란 가스를 반응 용기 내에 공급하고, 실리콘 게르마늄막의 표면을 실리콘으로 이루어지는 코팅층에서 코팅하고, 도3에 도시한 바와 같이 수소 가스에 의해 어닐링한 후, 그 위에 폴리실리콘막을 성막하였다. 코팅층의 두께는 10 ㎚ 이상이다.
[실리콘 게르마늄막의 프로세스 조건]
ㆍ 설정 온도 : 490 ℃
ㆍ 설정 압력 : 40 Pa
ㆍ 모노실란 가스의 설정 유량 : 1000 sccm
ㆍ 모노게르마늄 가스의 설정 유량 : 1000 sccm
[코팅층의 프로세스 조건]
ㆍ 승온 속도 : 5 ℃/분, 10 ℃/분, 30 ℃/분의 3가지로 설정하였다.
ㆍ 설정 압력 : 10 Pa
ㆍ 모노실란 가스의 설정 유량 : 500 sccm
ㆍ 막 두께 : 10 ㎚ 이상
또 프로세스 조건 중의 모노게르마늄 가스라 함은, 수소 가스에 의해 10 ％로 희석한 가스이다.
(제1 비교예)
실리콘 게르마늄막(104) 상에 코팅층(105)을 형성하지 않은 다른 제1 실시예와 같이 성막하였다.
[결과 및 고찰]
도7의 (a), (b)는, 각각 제1 실시예 및 제1 비교예에 있어서의 적층체의 단면을 TEM(투과형 전자 현미경)에 의해 관찰한 결과이다. 제1 실시예에 있어서는 실리콘 게르마늄막(104)과 시드층인 비정질 실리콘막(103)과 실리콘 산화막(102)이 서로 밀착되어 있어 보이드는 보이지 않지만, 제1 비교예에 있어서는 비정질 실리콘막(103)과 실리콘 산화막(102)과의 계면에 보이드(107)가 다수 형성되어 있다. 따라서 승온 중에 실리콘 게르마늄막(104)의 표면에 실리콘을 퇴적시키는 방법은, 실리콘 게르마늄막(104)의 마이그레이션을 억제하기 위해 유효한 방법인 것을 알 수 있다.
또한 도8은, 승온 속도 평균 승온 속도를 바꿈으로써 캡층의 막 두께와 그 면내 균일성이 어떻게 변하는 것인지를 조사한 결과이다. 또 횡축의 숫자는 웨이퍼 보트의 슬롯 위치이며, 번호가 큰 것일수록 하부측에 위치하게 된다. 이 결과로부터 알 수 있는 바와 같이 막 두께의 면내 균일성은 승온 속도가 빠를수록 양호하며, 모노실란 가스를 흐르게 하면서 승온할 때에는 30 ℃/분 이상의 승온 속도로 설정하는 것이 바람직하다.
(제2 실시예)
이미 서술한 성막 장치를 이용하여 웨이퍼 표면에 다음 프로세스 조건으로 실리콘 게르마늄막을 성막하였다.
ㆍ 설정 온도 : 490 ℃
ㆍ 설정 압력 : 40 Pa
ㆍ 모노실란 가스의 유량 : 1000 sccm
ㆍ 모노게르마늄 가스의 유량 : 1000 sccm
ㆍ 목표 막 두께 : 50 ㎚
계속해서 반응 용기 내의 처리 분위기의 온도를 490 ℃로부터 400 ℃까지 강온하여, 강온하고 있을 때에 수소 가스를 1000 sccm의 유량으로 반응 용기 내에 공급하면서 처리 분위기의 압력을 1000 Pa로 설정하였다. 강온 속도는 평균 속도로 10 ℃/분이다. 그 후, 반응 용기 내를 진공 배기하는 공정과 질소 가스에 의해 퍼지하는 공정을 3회 반복하는 사이클 퍼지를 행하고, 계속해서 웨이퍼를 반응 용기로부터 반출하였다.
(제2 비교예)
실리콘 게르마늄막을 성막한 후, 강온하지 않고 또 수소 가스에 의한 어닐링을 행하지 않고 성막 온도 상태에서 N2 가스로 사이클 퍼지를 행하고, 그 후 웨이퍼를 반응 용기로부터 반출하였다.
(표면의 관찰 결과)
제2 실시예와 같이 하여 얻어진 실리콘 게르마늄막의 표면과 제2 비교예와 같이 하여 얻어진 실리콘 게르마늄막의 표면을 SEM(주사형 전자 현미경)에 의해 관찰한 바, 제2 실시예인 경우는 도9의 (a)에 도시한 바와 같이 표면이 미끄러웠다. 이에 대해 제2 비교예인 경우는 도9의 (b)에 도시한 바와 같이 표면에 입자형의 돌기군을 볼 수 있어, 표면 거칠어짐의 정도가 큰 것을 알 수 있었다. 사이클 퍼지를 행하는 온도에 대해 제2 비교예 쪽이 높고, 그로 인해 실리콘 게르마늄막의 마이그레이션의 정도의 차가 양자간에 약간 다를지도 모르지만, 관찰 결과로 하면 수소 가스에 의한 어닐링 처리를 행하였음으로, 표면 모폴로지가 대폭 개선되었다고 판단되고, 이로 인해 수소 가스에 의한 어닐링 처리가 그 후의 진공 배기시에 있어서의 실리콘 게르마늄막의 마이그레이션의 억제에 큰 효과가 있는 것을 이해할 수 있다.
(제3 실시예)
이미 서술한 성막 장치를 이용하여 웨이퍼 표면에 다음 프로세스 조건으로 비정질 실리콘막을 성막하고, 계속해서 제2 실시예와 마찬가지의 공정을 행하였다. 단지 반응 용기 내의 온도는 530 ℃로부터 400 ℃까지 강온하였다.
ㆍ 설정 온도 : 530 ℃
ㆍ 설정 압력 : 40 Pa
ㆍ 모노실란 가스의 유량 : 1000 sccm
ㆍ 목표 막 두께 : 5 ㎚
(제3 비교예)
비정질 실리콘막을 성막한 후 강온하지 않고, 또한 수소 가스에 의한 어닐링을 행하지 않고 성막 온도 상태에서 사이클 퍼지를 행하고, 그 후 웨이퍼를 반응 용기로부터 반출하였다.
(표면의 관찰 결과)
제3 실시예와 같이 하여 얻어진 실리콘 게르마늄막의 표면과 제3 비교예와 같이 하여 얻어진 실리콘 게르마늄막의 표면을 SEM에 의해 관찰한 바, 그 차이는 제2 실시예 및 제2 비교예인 경우와 마찬가지였다. 따라서 수소 가스에 의한 어닐링 처리가 그 후의 진공 배기시에 있어서의 비정질 실리콘막의 마이그레이션의 억제에 큰 효과가 있는 것을 이해할 수 있다.
도1은 본 발명의 실시 형태에 관한 성막 장치의 일례를 도시하는 종단면도 및 배관도.
도2는 본 발명의 실시 형태에 관한 성막 장치를 이용하여 성막하는 공정을 나타내는 설명도.
도3은 본 발명의 실시 형태의 방법에 의해 성막되는 모습을 도시하는 설명도.
도4는 실리콘 게르마늄막 상에 실리콘을 퇴적시켜 막의 마이그레이션을 억제하고 있는 모습을 도시하는 설명도.
도5는 본 발명의 다른 실시 형태에 관한 성막 장치를 이용하여 성막하는 공정을 나타내는 설명도.
도6은 본 발명의 다른 실시 형태에 관한 성막 장치를 이용하여 성막하는 다른 공정을 나타내는 설명도.
도7은 본 발명 방법으로 성막한 실리콘 게르마늄막과 비교예의 방법으로 성막한 실리콘 게르마늄막에 대해 단면을 도시하는 단면도.
도8은 웨이퍼 위치와 실리콘 게르마늄의 막 두께 및 그 면내 균일성과의 관계를 나타내는 특성도.
도9는 실리콘 게르마늄막의 표면 상태를 도시하는 설명도.
도10은 종래의 성막 방법에 의해 실리콘 게르마늄막이 마이그레이션을 일으키고 있는 모습을 도시하는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 반응 용기
20 : 제어부
21 : 개구부
22 : 플랜지
23 : 배기구
24 : 진공 펌프
25 : 압력 조정부
3 : 덮개
31 : 회전축
32 : 모터
4 : 웨이퍼 보트
41 : 지지 기둥
51 : 인젝터
52 : 가스 공급관
61 : SiH4 가스의 공급원
71 : GeH4 가스의 공급원
81 : 인젝터
82 : 가스 공급관
83 : H2 가스의 공급원
92 : 가스 공급관
93 : N2 가스의 공급원

Claims (4)

  1. 반응 용기 내에 처리 가스를 공급하는 동시에 처리 분위기의 온도를 소정의 온도로 설정하여 기판 상에 실리콘 게르마늄막을 성막하는 공정과,
    계속해서 반응 용기 내에 수소 가스를 공급하여 상기 실리콘 게르마늄막을 어닐링하는 공정과,
    그 후, 반응 용기 내를 진공 배기하여 계속해서 퍼지 가스에 의해 퍼지하는 공정을 1회 행하거나 복수회 반복하는 공정과,
    그러한 후에 기판을 반응 용기 내로부터 반출하는 공정을 포함하는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서, 수소 가스에 의해 실리콘 게르마늄막을 어닐링하는 공정은, 반응 용기 내를 강온하면서 행하는 것을 특징으로 하는 성막 방법.
  3. 반응 용기 내에 처리 가스를 공급하는 동시에 처리 분위기의 온도를 소정의 온도로 설정하여 기판 상에 비정질 실리콘막을 성막하는 공정과,
    계속해서 반응 용기 내를 강온하면서 반응 용기 내에 수소 가스를 공급하여 상기 비정질 실리콘막을 어닐링하는 공정과,
    그 후, 반응 용기 내를 진공 배기하여 계속해서 반응 용기 내를 퍼지 가스에 의해 퍼지하는 공정을 1회 행하거나 복수회 반복하는 공정과,
    그러한 후에 기판을 반응 용기 내로부터 반출하는 공정을 포함하는 것을 특징으로 하는 성막 방법.
  4. 반응 용기 내에서 기판 상에 실리콘 게르마늄막을 성막하는 성막 장치에 있어서,
    반응 용기 내의 기판을 가열하기 위한 가열 수단과,
    실란계의 가스를 반응 용기 내에 공급하기 위한 제1 가스 공급부와,
    게르마늄계의 가스를 반응 용기 내에 공급하기 위한 제2 가스 공급부와,
    수소 가스를 반응 용기 내에 공급하기 위한 제3 가스 공급부와,
    퍼지 가스를 반응 용기 내에 공급하기 위한 제4 가스 공급부와,
    반응 용기 내의 압력을 조정하는 압력 조정부와,
    실란계의 가스 및 게르마늄계의 가스를 반응 용기 내에 공급하는 동시에 처리 분위기를 소정의 온도로 가열하여 기판 상에 실리콘 게르마늄막을 성막하고, 계속해서 수소 가스를 반응 용기 내에 공급하고, 그 후 반응 용기 내를 진공 배기하여 계속해서 반응 용기 내를 퍼지 가스에 의해 퍼지하는 공정을 한 번 또는 복수회 반복하도록 상기 가열 수단, 상기 각 가스 공급부 및 압력 조정부를 제어하는 제어부를 구비한 것을 특징으로 하는 성막 장치.
KR1020080090861A 2003-10-20 2008-09-17 성막 장치 및 성막 방법 KR100935039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00359633 2003-10-20
JP2003359633 2003-10-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083357A Division KR100891392B1 (ko) 2003-10-20 2004-10-19 성막 장치 및 성막 방법

Publications (2)

Publication Number Publication Date
KR20080089327A KR20080089327A (ko) 2008-10-06
KR100935039B1 true KR100935039B1 (ko) 2009-12-30

Family

ID=34805265

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040083357A KR100891392B1 (ko) 2003-10-20 2004-10-19 성막 장치 및 성막 방법
KR1020080090861A KR100935039B1 (ko) 2003-10-20 2008-09-17 성막 장치 및 성막 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040083357A KR100891392B1 (ko) 2003-10-20 2004-10-19 성막 장치 및 성막 방법

Country Status (4)

Country Link
US (1) US7273818B2 (ko)
JP (1) JP5240159B2 (ko)
KR (2) KR100891392B1 (ko)
TW (1) TW200529300A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5067381B2 (ja) * 2009-02-19 2012-11-07 東京エレクトロン株式会社 熱処理装置の運転方法
JP5330563B2 (ja) * 2010-04-27 2013-10-30 東京エレクトロン株式会社 成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP6258813B2 (ja) 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
US9647090B2 (en) * 2014-12-30 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface passivation for germanium-based semiconductor structure
KR102326316B1 (ko) 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102405665B1 (ko) * 2015-10-27 2022-06-08 에스케이하이닉스 주식회사 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법
JP6461030B2 (ja) * 2016-03-15 2019-01-30 株式会社東芝 電子装置及び電子装置の製造方法
JP6498635B2 (ja) * 2016-06-23 2019-04-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2018160585A (ja) 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11791159B2 (en) * 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
JP2020117762A (ja) * 2019-01-23 2020-08-06 東京エレクトロン株式会社 半導体製造システムの制御方法及び半導体製造システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077845A (ja) * 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
KR20030072177A (ko) * 2002-03-04 2003-09-13 삼성전자주식회사 이종결정립 적층게이트를 갖는 반도체 소자 및 그 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652714B2 (ja) * 1981-03-30 1994-07-06 株式会社日立製作所 薄膜材料の製造法
JPS57181117A (en) * 1981-05-01 1982-11-08 Agency Of Ind Science & Technol Manufacture of amorhous semiconductor film
JPH0645257A (ja) * 1992-07-21 1994-02-18 Oki Electric Ind Co Ltd 半導体薄膜形成方法
DE4345229C2 (de) * 1993-09-30 1998-04-09 Reinhard Dr Schwarz Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
KR100402381B1 (ko) 2001-02-09 2003-10-17 삼성전자주식회사 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077845A (ja) * 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
KR20030072177A (ko) * 2002-03-04 2003-09-13 삼성전자주식회사 이종결정립 적층게이트를 갖는 반도체 소자 및 그 형성방법

Also Published As

Publication number Publication date
US20050170617A1 (en) 2005-08-04
KR20080089327A (ko) 2008-10-06
KR100891392B1 (ko) 2009-04-02
JP5240159B2 (ja) 2013-07-17
KR20050037953A (ko) 2005-04-25
TWI336906B (ko) 2011-02-01
TW200529300A (en) 2005-09-01
JP2010034580A (ja) 2010-02-12
US7273818B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
KR100935039B1 (ko) 성막 장치 및 성막 방법
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
KR100940377B1 (ko) 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
CN110546753B (zh) 高深宽比结构中的间隙填充的方法
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
EP0707344B1 (en) Semiconductor device using a polysilicium thin film and production thereof
TWI791508B (zh) 用於沉積低介電常數膜的方法與設備
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
JP4655578B2 (ja) 成膜装置及び成膜方法
WO2018111628A1 (en) Methods for silicide formation
US7829457B2 (en) Protection of conductors from oxidation in deposition chambers
KR102357328B1 (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
CN116982139A (zh) 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺
KR102305940B1 (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
US20100203243A1 (en) Method for forming a polysilicon film
US20240038527A1 (en) Forming films with improved film quality
KR19990006994A (ko) 다결정 실리콘막의 성장방법 및 cvd 장치
JPH03132078A (ja) 半導体装置及びその製造方法
KR100872801B1 (ko) 플라스마 질화법을 이용한 반도체 소자의 금속 실리사이드형성 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 11