TW200529300A - Deposition system and deposition method - Google Patents

Deposition system and deposition method Download PDF

Info

Publication number
TW200529300A
TW200529300A TW093131721A TW93131721A TW200529300A TW 200529300 A TW200529300 A TW 200529300A TW 093131721 A TW093131721 A TW 093131721A TW 93131721 A TW93131721 A TW 93131721A TW 200529300 A TW200529300 A TW 200529300A
Authority
TW
Taiwan
Prior art keywords
film
gas
temperature
silicon
reaction vessel
Prior art date
Application number
TW093131721A
Other languages
English (en)
Other versions
TWI336906B (zh
Inventor
Masaki Kurokawa
Norifumi Kimura
Takehiko Fujita
Yoshikazu Furusawa
Katsuhiko Komori
Kazuhide Hasebe
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200529300A publication Critical patent/TW200529300A/zh
Application granted granted Critical
Publication of TWI336906B publication Critical patent/TWI336906B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200529300 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種於反應容器内供給處理氣體而於基板 上成膜矽鍺膜的技術以及成膜非晶矽膜的技術。 【先前技術】 先剷’於電晶體之閘電極使用有例如多晶碎，但伴隨閘 極絶緣膜之薄膜化，於閘電極施加偏壓電壓時閘極之空缺 化等係造成裝置特性惡化的主要原因之一。為解決該問 題’討論有替代石夕而使用摻雜劑之活性化率較高的石夕錯。 作為使此種矽鍺成膜於半導體晶圓（以下稱為晶圓）之表面 的方法，眾所周知有使用縱型熱處理裝置，使用單石夕燒 (SiHU)氣體與單鍺氣體藉由CVD而成膜的情形（例如專利文 獻1)。 於藉由石夕氧化膜形成閘極絶緣膜之情形時，若您於石夕氧 化膜之表面成膜矽鍺膜，則初期時不成膜，不久之後以鍺 之附著點為基點，一併堆積石夕鍺膜，因此較難確保膜厚之 均一性，故而於矽氧化膜上成膜較薄之例如5 nm〜1 〇 nm2 膜厚的包含非晶石夕或多晶石夕的軒晶層後，於該籽晶層上成 膜矽鍺膜。 又，成膜矽鍺膜後，於該矽鍺膜中摻雜磷或硼等雜質元 素，進而於其表面藉由例如濺鍍成膜鈷後，實行熱處理使 其石夕化（產生矽金屬化合物），但若於矽鍺膜直接成膜鈷則石夕 化物膜中會混入鍺，從而會使電晶體之特性惡化，故而於 矽鍺膜之表面成膜包含多晶矽膜或非晶矽膜的頂蓋層，於 96523.doc 200529300 該頂蓋層成膜鈷。 另一方面，矽鍺膜之處理溫度為5 001左右，頂蓋層之處 理溫度為600°C左右，故而於形成頂蓋層之情形時，於成膜 矽鍺膜後，必須將處理氣氛之溫度升溫至頂蓋層之處理溫 度為止。然而，因鍺於熱性方面較不安定，故而如圖1〇之 影像所示，會產生矽鍺膜13之凹凸變動（原子動作而於膜上 產生凹凸之現象），表面受損，又，若石夕鍺膜之膜厚變薄則 其背面側與籽晶層12成為一體一同起伏，會於作為閘極絶 緣膜之矽氧化膜11與籽晶層12之間產生空隙14。因此，茂 漏電流變大，會使電晶體之特性惡化，從而良率降低。 又’亦討論有將矽鍺膜作為閘電極使用時，不使用頂蓋 層的構造。另一方面，於反應容器内結束成膜處理後，實 行有所謂循環淨化之方法作為將反應容器内之處理氣體以 惰性氣體置換的方法。該循環淨化係於將反應容器内真空 排氣後，實行複數次導入惰性氣體之循環的步驟。將矽鍺 膜成膜於基板上後，實行此種步驟時，則以真空泵將反應 容器内切斷（使壓力調整閥全開）成為極低之壓力時，會於矽 鍺膜產生凹凸變動，有可能產生同様之問題。再者又，存 在使用非晶矽膜作為電極膜之情形，但於成膜非晶矽膜 後’右實行循環淨化，則仍然會於矽鍺膜產生凹凸變動， 洩漏電流有可能變大。 [專利文獻1]日本專利特開2003-77845號公報圖1以及17 段落 [發明所慾解決之問題] 96523.doc 200529300 本發明係鑒於此種狀況開發而成者，其目的在於提供一 種於成膜矽鍺膜時，可抑制凹凸變動，從而改善半導體裝 置之電性特性的成膜裝置以及成膜方法。其他目的在於提 供一種於成膜非晶矽膜時，可抑制凹凸變動，從而改善半 導體裝置之電性特性的成膜方法。 【發明内容】 本發明之成膜方法’其特徵在於包含·· 於反應容器内供給處理氣體，並且將處理氣氛之溫度設 定為第1溫度，而於基板上形成矽鍺膜的步驟； 其次，將處理氣氛之溫度自第丨溫度向第2溫度升溫，並 且於升溫中為抑制矽鍺膜之變動，將矽烷系氣體供給至反 應容器内，藉由包含矽之塗層覆蓋該矽鍺膜的步驟丨及 於上述處理氣氛之溫度安定於第2溫度後，於反應容器内 供給矽烷系氣體，於上述塗層之表面形成矽膜的步驟。 於本發明中’例如塗層為5 nm以上。又，將處理氣氛之 溫度自第1溫度升溫至第2溫度之步驟，較好的是平均升溫 速度為3G°C/分鐘以上。若列舉本發明之具體方法之一例， 則於基板上形成矽鍺膜之步驟前，實行將於表面形成有絶 緣膜的基板搬入反應容器内的步驟，以及於上述反應容器 内供給矽烷系氣體，而於上述絶緣膜之表面形成包含矽之 軒晶層的步驟，石夕鍺膜係用以施加電壓至上述絶緣膜的電 極0 實施該成膜方法之裝置的發明，其係於反應容器内於基 板上形成包含矽鍺膜以及矽膜之積層體者，其特徵在於包 96523.doc 200529300 含： 加熱機構’其用以加熱反應容器内之基板； 第1亂體供給部，其用以供給矽烷系氣體至反應容器内； 第2氣體供給部，其用以供給鍺烷系氣體至反應容器内； 及 控制部，其以將矽烷系氣體以及鍺烷系氣體供給至反應 谷态内，並且將處理氣氛加熱至第1溫度，於基板上形成矽 鍺膜，繼而將處理氣氛溫度自第1溫度向第2溫度升溫，並 且於升溫中為抑制矽鍺膜之變動而將矽烷系氣體供給至反 應谷器内，於上述處理氣氛之溫度安定於第2溫度後，於反 應容器内供給矽烷系氣體，於上述基板上形成矽膜的方式 控制上述加熱機構、第1氣體供給部以及第2氣體供給部。 其他發明之成膜方法，其特徵在於包含： 於反應容器内供給處理氣體，並且將處理氣氛之溫度設 定為特定之溫度，於基板上形成矽鍺膜的步驟； 其次，於反應容器内供給氫氣，使上述矽鍺膜退火的步 驟； 其後，將反應谷器内繼續真空排氣，將藉由淨化氣體淨 化之步驟實行一次或重複複數次的步驟；及 之後’自反應谷器内搬出基板的步驟。於該情形下，夢 由氫氣使石夕錯膜退火之步驟，較好的是一面降低反應容器 内温度-面實行。本發明中所謂真空排氣係為將處理氣體 自反應容器内排氣’例如使塵力調整閥為全開而使其為切 斷狀態的情形。藉由氫氣使矽膜退火之步騾，較好的是一 96523.doc 200529300 面降底反應谷器内温度—面實行，但亦可以形成矽鍺膜時 之溫度實行。 本發明之實施成膜方法的裝置，其係於反應容器内於基 板上形成矽鍺膜者，其特徵在於包含： 加熱機構，其用以加熱反應容器内之基板； 第1氣體供給部，其用以供給矽烷系氣體至反應容器内； 第2氣體供給部，其用以供給鍺烷系氣體至反應容器内； 第3氣體供給部，其用以供給氫氣至反應容器内； 第4氣體供給部，其用以供給淨化氣體至反應容器内； 壓力調整部，其調整反應容器内之壓力；及 控制部，其以將矽烷系氣體以及鍺烷系氣體供給至反應 容器内，並且將處理氣氛加熱至特定溫度，而於基板上形 ，石夕鍺膜’繼而將氫氣供給至反鮮器内，其後將反應容 器内繼續真空排氣，一次或複數次重複藉由淨化氣體淨化 反應容器内的步驟的方式，控制上述加熱機構、上述各氣 體供給部以及壓力調整部。 再者，其他發明之成膜方法，其特徵在於包含： 於反應谷器内供給處理氣體，並且將處理氣氛之溫度設 定為特定之溫度，於基板上形成非晶矽膜的步驟； 其次，一面降低反應容器内温度一面於反應容器内供給 氫氣’使上述非晶矽膜退火的步驟； 其後，將反應容器内繼續真空排氣，將藉由淨化氣體淨 化反應容器内的步驟實行一次或重複複數次的步驟；及 之後，自反應容器内搬出基板的步驟。 96523.doc -10· 200529300 [發明之效果] 根據本發明，於實行於矽鍺膜上積層矽膜之製程時，於 成膜碎鍺膜後，於升溫直至矽膜之處理溫度為止時供給石夕 燒系氣體，故而可以矽擠壓矽鍺膜之表面，從而可抑制凹 凸變動。因此，可抑制空隙之產生，並且亦可降低表面之 損傷，該結果為，關於半導體裝置可獲得良好之電性特性。 又，根據其他發明，於成膜矽鍺膜後，藉由氫氣退火該 矽鍺膜後實行真空排氣、藉由淨化氣體之淨化，故而可抑 制真空排氣時之矽鍺膜之凹凸變動，降低膜表面之損傷。 再者，根據其他發明，降溫反應容器内並藉由氫氣退火非 晶矽膜後實行真空排氣、藉由淨化氣體之淨化，故而可抑 制真空排氣時之非晶矽膜之凹凸變動，降低膜表面的損傷。 【實施方式】 ' [第1實施形態] 關於本發明之實施形態依據圖式加以説明。圖丨係表示本 發明之實施形態的成膜裝置之大致縱剖面圖，2係藉由例如 石英形成為縱型圓筒狀的反應容器。該反應容器2之下端作 為爐口而開口 ’於其開口部2!之周緣部一體形成有法蘭 22。於反應容器2之下方設置有例如石英製的蓋體3，其藉 由未圖示之晶舟升降機而可於上下方向開關且抵接於上述 法蘭22之下面，氣密地密封開口部21。於蓋體3之中央部貫 通設置有旋轉軸31，於其上端部搭載有作為基板保持具之 晶舟4。 該晶舟4具備3根以上例如4根支柱41，以可棚狀地保持複 96523.doc 200529300 。片例如125片作為被處理體之半導體晶圓（以下稱為晶 的方式於上述支柱4〗形成有溝（槽）。其尹，於125片晶 保持區域中’關於上下雨端㈣持複數片虛設晶 X於其間之區域#保持成品晶®。於上述旋轉軸31之下 P叹置有構成使该旋轉軸3 i旋轉之驅動部的馬達η，因此 晶舟4可藉由馬達32旋轉。又，於蓋體3上以包圍上述旋轉 轴31之方式設置有保溫單元33。 於上述反應容器2下部之法蘭22挿人設置有用以供給氣 體至反應容器2内之晶圓界的乙字型之注入器5l、8i、91。 於注入器5 1之基端側連接有作為氣體供給路之氣體供給管 52。該氣體供給管52之基端側分為兩個系統，於其一方自 上流側以矽烷系氣體例如單矽烷（ΜΗ*)氣體之供給源61、閥 62、作為流量調節部之多變量模糊控制器〇以及閥料之順 序設置有該等，並且於他方自上流側以鍺系氣體例如單鍺 (GeHO氣體之供給源71、閥72、作為流量調節部之多變量 模糊控制器73以及閥74之順序設置有該等。另外，單錯氣 體之供給源71係例如藉由氫氣稀釋為1〇%的單錯氣體之供 給源。上述閥62、多變量模糊控制器63、閥64、氣體供給 管5 2以及注入器5 1構成用以供給單石夕燒氣體至反應容器2 内的第1氣體供給部，上述閥72、多變量模糊控制器乃、閥 74、氣體供給管52以及注入器51構成用以供給單鍺氣體至 反應容器2内的第2氣體供給部。於該例中，第1氣體供 以及第2氣體供給部共用氣體供給管52以及注入器51。 又，於上述注入器81之基端側連接有作為氣體供給路之 96523.doc -12- 200529300 氣體供給管82，於該氣體供給管82之基端側，自上流側以 氫（H2)氣之供給源83、閥84、多變量模糊控制器85以及閥 86之順序設置有該等。上述閥84、多變量模糊控制器以以 及閥86、氣體供給管82以及注入器81構成用以供給氫氣至 反應谷器2内之第3氣體供給部。 再者又，於上述注入器91之基端側連接有作為氣體供給 路之氣體供給管92。又，於該氣體供給管％之基端侧，自 上流側以氮氣之供給源93、閥94、多變量模糊控制器95以 及閥96之順序設置有該等。上述閥料、多變量模糊控制器 95以及閥96、氣體供給管92以及注入器91構成例如用以供 給氮氣至反應容器2内作為淨化氣體的第4氣體供給部。 又，於反應容器2之上方形成有用以排氣反應容器2内之 排氣口23。於該排氣口23連接有排氣管26，其具備可將反 應容器2内減壓排氣為所期望之真空度之真空泵25以及壓 力調整部24。於反應容器2之周圍設置有加熱爐35，其具備 用以加熱反應容器2内之加熱機構的加熱器34。至於加熱 器，較好的是使用無污染物且昇降溫特性較優良之碳線等。 再者，於該成膜裝置中具備包含電腦之控制部2〇。該控 制部20具有起動處理程式’讀取未圖示之記憶體内之製程 處方揭示之事項，並依據該處方控制處理條件的功能，輸 出用以分別控制加熱器34、壓力調整部25以及各氣體供給 部之氣體供給機器（閥、多變量模糊控制器等）的控制信號。 繼而’使用上述成膜裝置卜就所實施之成膜方法之」例 使用圖2〜圖3加以説明。圖2係对應溫度分佈、步驟以及所 96523.doc 200529300 供給之處理氣體的説明圖。首先，將特定片數之作為基板 之aa圓W、例如圖3(a)所示之於N型或P型石夕膜101之表面成 膜有作為絶緣膜之矽氧化膜（sio2)102的晶圓w棚狀載置於 曰曰舟4，上升未圖示之晶舟升降機，藉此搬入至反應容器2 内（S1)。搬入晶舟4，並藉由蓋體3塞住法蘭22之下端開口 部後’安定為例如470〜550°C之製程溫度（S2)。 並且，於反應容器2内安定為製程溫度後，自單矽烷氣體 之供給源61將單矽烷氣體自注入器51之前端供給口以特定 之机畺供給至反應容器内2，並且藉由壓力調整部24將反應 容器内維持為特定之壓力（真空度），如圖3(b)所示，於矽氧 化膜102之表面以例如5 nm至10 nm左右之膜厚成膜包含矽 (Si)之籽晶層1〇3(S3)。繼而，繼續供給單矽烷氣體，直接 自單鍺氣體之供給源71流出單鍺氣體，自注入器51之前端 供給口供給單矽烷氣體與單鍺氣體之混合氣體至反應容器 2内。此時，單矽烷氣體之流量以及單鍺氣體之流量分別調 節為例如1000 sccm以及1〇〇〇 sccm。於反應容器2内，單石夕 燒氣體與單鍺氣體熱分解並反應，如圖3(c)所示，^夕鍺膜1〇4 成膜於籽晶層103上（S4)。 之後，關閉閥74，僅停止單鍺氣體之供給’將單矽烷氣 體以例如5 00 seem供給至反應容器2内並將反應容器2内之 壓力維持為例如10 Pa，並且控制加熱器34使反應容器2内 之溫度升溫至作為第2溫度之例如530〜620°C為止（S5)。於 該例中，矽鍺膜之成膜溫度相當於第1溫度。於該升溫步驟 中’因單矽烷氣體供給至反應容器2内，故而如圖3(d)所示， 96523.doc -14- 200529300 於矽鍺膜104之表面形成例如膜厚為5〜1〇 nm左右之包含 砍的塗層10 5。 其後，關關64僅停止單石夕i氣體之供給，使反應容器2 内之溫度安定（S6)。另外，單矽烷氣體於該溫度安定之過 程中亦可繼續供給。繼而自氫氣之供給源82將氫氣自注入 器81之前端供給口以例如100〜1〇〇〇 sccmi流量供給至反 應容器2内，並將反應容器2内維持為特定之減壓氣氛，退 火塗層105之表面（S7)。如此藉由氫氣退火塗層1〇5之表面 的原因在於使反應谷器2内之溫度安定，並且防止石夕塗層 105之凹凸變動。 繼而，在此自單矽烷氣體之供給源61將單矽烷氣體以特 定之流量供給至反應容器2内並將反應容器2内維持為特定 之減壓氣氛，如圖3(e)所示，於塗層1〇5上以特定量之厚度 成膜例如包含多晶矽之頂蓋層106(S8)。之後，將反應容器 2内之溫度例如再次下降至第1溫度之53(rc為止，並自注入 器92藉由氮氣淨化反應容器2内，恢復至常壓，搬出晶舟 4(S9)。並且，所搬出之晶圓w，其後磷（p)或硼（B)等雜質 元素例如藉由離子布植通過多晶矽膜1〇6進入至矽鍺膜 98，形成閘電極。 根據上述實施形態，於成膜矽鍺膜1〇4後，升溫至例如包 含多晶矽之頂蓋層106的成膜溫度時，將單矽烷氣體供給至 反應容器2内，故而如圖4之影像所示，熱性不安定之鍺溫 度上升並且旋轉，從而膜會產生凹凸變動，但單矽烷之堆 積物會成為擠壓矽鍺膜104之表面的情形，故而可抑制膜之 96523.doc -15- 200529300 曰卜返之試驗例 動作。因 β π则芏隙之產生 並且可降低表面之損傷，該結果 、；K m & 勹U閘電極之洩漏電流 減夕，而良率提高。換言之，關於丰 ^ A 關趴牛導體裝置之電晶體， 可獲得良好之電性特性。 又，關於為形成塗層105而流動單石夕燒氣體之時序，關於 例如自升溫開料至升溫少許為止未流動單錢氣體的序 列亦包含於本發明範圍，但於上升至第2溫度前之升溫過程 中必須流動。X ’關於停止單錢氣體之供給的時序，亦 可為已述之上升至第2溫度之時，或亦可其後不久停止供 給，進而又亦可為升溫途中。翠石夕烧氣體之供給開始以及 仵止之時序，右塗層1〇5之膜厚過厚，則矽鍺膜上之頂 蓋層106之膜厚以及膜f的均—性會變差，故而需兼考慮該 等而決定。另外，作為矽烷系氣體，並非僅限於單矽烷氣 體，亦可為二矽烷氣體、二氣矽烷（SiH2CD氣體、 四氣矽烷（SiCU)氣體、六氣矽烷（Si2Cl6)氣體、六乙胺二矽 烷氣體、六甲基二矽氮烷氣體、二矽烷胺氣體、三矽烷胺 氣體、雙第三丁基胺基矽烷氣體等。 進而又’自第1溫度升溫至第2溫度時的平均升溫速度自 下述試驗例亦可知，若過慢則頂蓋層1〇6之膜厚之面内均一 性變差，故而較好的是例如3(rc/分鐘以上。 [第2實施形態] 第2實施形態以將矽鍺膜成膜後，不成膜頂蓋層，自反應 容器2搬出基板之情形為对象，例如於使用矽鍺膜作為閘電 極時’可適用於藉由鎳等矽化該矽鍺膜之表面部的情形。 96523.doc 200529300 於該實施形態中所使用之裝置可使用與圖i相同的裝置。 圖5係表示該實施形態之步驟的圖，係對應處理氣氛之溫 度分佈與各步驟以及處理氣體的圖。關於該步驟至矽鍺膜 之成膜步驟（P4)為止與第丨實施形態相同。即，將於表面成 膜有閘極絶緣膜之矽氧化膜的晶圓w載置於晶舟4，並搬入 至反應容器2内（P1)，使反應容器2内之溫度安定化（p2)，供 給作為矽烷系氣體之單矽烷氣體，成膜包含非晶矽膜之籽 晶層（P3)，繼而將單矽烷氣體以及單鍺氣體供給至反應容 器2内成膜矽鍺膜（P4)。 其後，將反應容器2内之處理氣氛之溫度降溫至矽鍺膜之 成膜溫度（製程溫度）例如自47〇〜55〇亡至4〇〇〇c為止，並且 降脈並將氫氣以例如流量1〇〇〇 sccni供給至反應容器2内， 退火石夕鍺膜（P5)。此時，反應容器2内設定為例如1〇〇〇 pa 的減壓氣氛。繼而’將壓力調整部24之閥全開，使反應容 器2内為切斷之狀態，真空排氣氫氣，繼而，自注入器“將 作為淨化氣體之惰性氣體例如氮氣供給至反應容器2内實 行淨化。重複該真空排氣以及淨化複數次，實行循環淨化 (p6) ’以氮氣取代反應容器2内，恢復為常壓後搬出晶舟 4(P7)。並且，反應容器2内為實行下一片晶圓w之處理而升 溫至製程溫度為止（P8)，並且將搭載有下一片晶圓w之晶舟 4搬入反應容器2内（P1)。 根據該實施形態，於成膜矽鍺膜後，將該矽鍺膜藉由氫 氣退火後實行循環淨化，故而自下述之試驗例亦可知，於 真空排氣時可抑制矽鍺膜之凹凸變動，從而可降低膜表面 96523.doc •17· 200529300 之損傷。關於該原因推測係因為於矽鍺膜表面之矽或鍺之 懸鍵結合有氫並以此為終端，從而表面安定。因此，於例 如石夕鍺膜上形成佈線層而獲得之M〇SFET(metal semiconductor FET，金氧半場效電晶體）中茂漏電流得以降 低，從而可獲得良好之特性。 並且’自成膜溫度降溫反應容器2内，其後實行循環淨 化’故而補膜暴露於藉由真空切斷之較低壓力氣氛（高真 空度氣氛）時的溫度較低，因此凹凸變動更加難以產生。於 "玄凊形下，反應各器2内溫度較好的是例如降溫至4〇〇。〇以 下為止。又’因同時實行反應容器2内之降溫步驟與藉由氣 氣之退火步驟，故而可獲得較高之產出量。 另外’藉由氫氣之退火，亦可於降溫步驟之一部分例如 碎錯膜之成膜結束後繼續實行退火，於完成降溫之前停止 氫氣之供給。X，亦可以成膜石夕鍺膜時之溫度實行藉由氣 氣的退火，於該情形下，循環淨化可以退火時之溫度實行， 亦可降溫並實行。 [第3實施形態] 該實施形態以成膜非晶♦膜後，將該晶圓自反應容器2 搬出的情形作為对象，可適用於例如使用非晶韻作為電 容元件之情形，或為評㈣鍺⑽於試驗階段形成非 膜作為籽晶層後，將晶圓嫩Φ s c * — 肝日日W搬出至反應容器2外的情形等。
該實施形態中所使用之裝置可使用與圖！相同的裝置，但並 不一定必須單鍺氣體之供給部。 W 圖6係表示該實施形態之步驟的圖，且係对應處理 96523.doc _ 18 _ 200529300 溫度分佈與各步驟以及處理氣體的圖。於該步驟中，將晶 -
圓W載置於晶舟4，並搬入已設定為製程溫度的反應容器2 内（Q1)，使反應容器2内之溫度安定化為例如53〇。〇的製程 溫度（Q2)，以特定之流量供給作為矽烷系氣體之單矽烷氣 體，並且將反應容器2内没定為特定之壓力，成膜非晶矽膜 (Q3)。 N 此後，將反應容器2内之處理氣氛的溫度降溫至例如 400 C為止，並且降溫並以例如流量1〇〇〇 sccm供給氫氣至反 · 應容器2内，退火非晶矽膜（Q4)。此時，反應容器2内設定 為例如1000 Pa之減壓氣氛。繼而，使壓力調整部24之閥全 開，使之為切斷反應容器2内的狀態，真空排氣氫氣，繼而 自注入器91將作為淨化氣體之惰性氣體例如氮氣供給至反 應谷器2内，實行淨化。重複該真空排氣以及淨化複數次， 實行循環淨化（Q5)’以氮氣取代反應容器2内，恢復至常壓 後搬出晶舟4(Q6)。並且反應容器2内為實行下一片晶圓w 處理，升溫至製程溫度為止（q7)，並且將搭載有下一片晶 _ 圓W的晶舟4搬入至反應容器2内（Q1)。 根據該實施形態，於成膜非晶矽膜後，降溫並藉由氫氣 退火該非晶石夕膜，實行循環淨化，因此自下述試驗例亦可 知真空排氣時可抑制非晶石夕膜之凹凸變動，從而可降低 膜表面的損傷。因此，例如將非晶矽膜於上述矽鍺膜上作 為頂蓋層而使用的情形，或適用於電容元件的情形中，可， 減少茂漏電流，從而可利於半導體裝置之電性特性的提 南°並且’因降溫並實行退火，故而可獲得較高之產出量， 96523.doc -19· 200529300 又因以較低之溫度實行循環淨化，故而可更進一步抑制上 述凹凸變動。關於抑制凹凸變動之原目，推測與石夕錯膜之 情形相同。言亥方法於非晶石夕膜例如為50nm以下車交薄的情形 時特別有效。 於上述第2以及第3實施形態中，為以淨化氣體取代反應 :器2内，重複交替暫時使壓力調整部24之閥全開切斷反應 容器2内之步驟與供給淨化氣體的步驟複數次，但僅實行改 等步驟一次的情形亦包含於本發明中。 此處藉由上述方法所獲得之矽鍺膜可為聚矽錯膜，亦 可為非晶㈣膜。X，亦可於上述成膜裝置中設置例如一 根4雜用氣體供給官，自晶舟4之下部侧於成膜時供給摻雜 用氣體例如膦氣體或三氣化硼，將磷或硼摻雜於矽鍺膜中 替代於石夕鍺膜中藉由離子布植而混入有雜質元素構成閘電 極。另外，至於實施本發明之裝置，並非限定於分批式成 膜裝置，亦可為逐片處理的片葉式成膜裝置。 [實施例] 繼而，就為確認本發明之效果而實行的試驗加以闡述。 (實施例1) 使用已述的成膜裝置，預先於晶圓W上之n型石夕膜之表面 成膜有作為絶緣膜之矽氧化膜的基板表面，首先H1〇nm2 膜厚成膜包含非晶矽膜的籽晶層，繼而U5〇nm之膜厚成膜 非晶系矽鍺膜。並且於升溫過程以及其後之溫度安定過程 (5分鐘）中，將單矽烷氣體供給至反應容器内，以包含矽之 塗層塗布矽鍺膜之表面，如圖3所示，藉由氫氣退火後，於 96523.doc -20- 200529300 其上成膜多晶石夕膜。塗層之厚度為10 nm以上。 〔矽鍺膜之製程條件〕 •設定溫度：490。〇 •設定壓力：4〇 pa •單矽烷氣體之設定流量·· 1000 seem •單錯氣體之設定流量：1〇〇〇sccm 〔塗層之製程條件〕 •升溫速度：設定為如5它/分鐘、1〇。〇/分鐘、3〇〇c/分鐘之籲 三種情形。 •設定壓力：1 〇 p a •單石夕烧氣體之設定流量：5〇〇 seem •膜厚：10 nm以上 另外’製程條件中之單鍺氣體係指藉由氫氣稀釋為1〇0/〇 的氣體。 (比較例1) 除於矽鍺膜104上未形成塗層1 〇5以外，與實施例1同様地馨 成膜。 〔結果以及考察〕 圖7(a)、（b)係分別藉由TEM(透過型電子顯微鏡）観察實施 例1以及比較例1中積層體之剖面的結果。於實施例1中，石夕 鍺膜104與作為籽晶層之非晶矽膜丨03以及矽氧化膜1 〇2相 互密著，未發現空隙，但於比較例1中，非晶矽膜1 〇3與石夕· 氧化膜102之界面形成有複數個空隙107。因此，可知於升 溫中於矽鍺膜104之表面堆積矽的方法係對於抑制石夕鍺膜 96523.doc -21 - 200529300 104之凹凸變動為有效的方法。 又，圖8係調查藉由改變升溫速度（平均升溫速度），頂蓋 層之膜厚與其面内均一性產生如何變化的結果。 w ，棒 軸之數字係晶舟之槽位置，編號越大者越位於下部側。自 該結果可知，升溫速度越快膜厚則面内均一性越良好，幹 好的是於流動單矽烷氣體並升溫時設定為3(rc /分鐘以上之 升溫速度。 (實施例2) 使用已述之成膜裝置，於晶圓表面以如下之製程條件成 膜矽鍺膜。 •設定溫度：490。〇 •設定壓力：40 Pa •單矽烷氣體之流量：1000 sccm •單鍺氣體之流量：1000 sccm •目標膜厚：50 nm 繼而，將反應容器内之處理氣氛的溫度自49(rc降溫至 400 C為止，降溫時將氫氣以1〇〇〇 sccm之流量供給至反應容 器内並將處理氣氛的壓力設定為1〇〇〇Pa。降溫速度為平均 速度10°c/分鐘。其後，實行重複三次真空排氣反應容器内 之步驟與藉由氮氣淨化的步驟的循環淨化，繼而將晶圓自 反應容器搬出。 (比較例2) 成膜矽鍺膜後，不降溫，又不實行藉由氫氣之退火，直 接以成膜溫度以A氣體實行循環淨化，其後將晶圓自反應 96523.doc -22· 200529300 容器搬出。 (表面之観察結果） 勺 Μ(知榣型電子顯微鏡）観察以實施例2之方 得之石夕鍺膜的矣；^ t \尸斤獲 、表面與以比較例2之方式所獲得之矽鍺 表面時，實施例2 /竚膜的 ^ u 】之情形下如圖9(勾所示表面係光滑。相對 於此，於比較例9夕& 子對 突起m ▲ 下如圖啊料表面可發現粒狀之 、田 ° °面彳貝傷之程度較大。關於實行循環淨化之 ’皿度’比較例2者較高’因此矽鍺膜之凹凸變動之程度差於 雨者之間可能稍有不同’自観察結果可判斷藉由 氮氣之退火處理可大幅度改善表面形態，因此，可理= 精由减之敎處理料其後之真空職料㈣之凹凸 變動的抑制具有較大之效果。 (實施例3) 使用已述之成膜裝置，於晶圓表面以如下之製程條件成 膜非晶矽膜，繼而實行與實施例2同様之步驟。其中反應容 器内之溫度自530°C降溫至400°C。 •設定溫度.·530°〇 •設定壓力：40 Pa •單矽烷氣體之流量：1000 seem •目標臈厚：5 nm (比較例3) 成膜非晶砍膜後’不降溫’又不實行葬士 & 只w稽由虱氣之退火， 直接以成膜溫度實行循環淨化’其後將晶圓自反應容器搬 出0 96523.doc -23- 200529300 (表面之観察結果） 藉由蠢観察以實施例3之方式所獲得之 與以比較例3之方式所獲得之石夕鍺膜的表面時，复差=面 施例2以及比較例2之情形相同。因此，可理解為；：與實 之退火處理對於其後之真*也 马猎由氧氣 ，乳時非晶矽膜凹凸變動“ 制具有較大效果。 〇交勒的抑 【圖式簡單說明】 例的縱剖 之 圖1係表示本發明之實施形態之成臈裝置 面圖以及配管圖。 施形態的成膜裝置成膜 之步 圖2係表示使用本發明之實 驟的説明圖。 圖3⑷至圖3(e)係表示藉由本發明之實施形態的方法 成膜之情形的説明圖。 ’而 圖4係表示於石夕鍺膜上堆積石夕，從而抑制膜 情形的説明圖》 Μ動之 圖5係表示使用本發明之其他實施形態之成膜裝 膜之步驟的説明圖。 置而成 ❿ 圖6係表示使用本發明之其他實施形態之成臈裝置而成 膜之其他步驟的説明圖。 圖70)、圖7(b)係關於以本發明方法而成膜之石夕鍺膜與以 比較例之方法而成膜之矽鍺膜，表示其剖面的剖面圖。 圖8係表示晶圓位置與矽鍺之膜厚以及其面内均一性之 關係的特性圖。 圖9(a)、9(b)係表示矽鍺膜之表面狀態的說明圖。 96523.doc -24- 200529300 圖ίο係表示藉由先前之成膜方法矽鍺膜產生凹凸變動之 情形的説明圖。 【主要元件符號說明】 2 反應容器 3 蓋體 4 晶舟 20 控制部 21 開口部 22 法蘭 23 排氣口 24 真空泵 25 壓力調整部 31 旋轉軸 32 馬達 41 支柱 51 注入器 52 氣體供給管 61 SiH4氣體之供給源 71 GeH4氣體之供給源 81 注入器 82 氣體供給管 83 H2氣體之供給源 92 體供給管 93 N2氣體之供給源 96523.doc ,25-

Claims (1)

  1. 200529300 十、申請專利範圍： L -種成膜方&，其特徵在於包含： ,、、处里氣體至反應容器内，並且將處理氣氛之溫度 又疋為第1/皿度，於基板上形成矽鍺膜的步驟； 、其夂’將處理氣氛之溫度自第1溫度向第2溫度升溫， 並且於升酿中為抑制矽鍺膜之變動，將矽烷系氣體供給 至反應容器内，藉由包含矽之塗層覆蓋該矽鍺膜的步 驟；及 於上述處理氣氛之溫度安定於第2溫度後，供給矽烷系 氣體至反應容器内，於上述塗層之表面形成石夕膜的步驟。 2·如請求項1之成膜方法，其中塗層為5 以上。 3·如請求項1或2之成膜方法，其中於基板上形成石夕鍺膜之 步驟前，實行： 將於表面形成有絶緣膜之基板搬入反應容器内的步 驟，及 於上述反應容器内供給矽烷系氣體，於上述絶緣膜之 表面形成包含矽之籽晶層的步驟； 石夕鍺膜係用以於上述絶緣膜施加電壓的電極。 4· 一種成膜方法，其特徵在於包含： 於反應容器内供給處理氣體，並且將處理氣氛之溫度 δ又疋為特定之溫度’於基板上形成石夕鍺膜的步驟· 其_人’於反應谷器内供給氫氣’使上述石夕鍺膜退火的 步驟； 其後’將反應容器内持續真空排氣，將藉由淨化氣體 96523.doc 200529300 淨化之步驟實行一次或重複複數次的步驟；及 之後，自反應容器内搬出基板的步驟。 5.如研求項4之成膜方法，#中藉由氫氣使石夕鍺膜退火之步 驟係一面降低反應容器内温度一面實行者。 6· —種成膜方法，其特徵在於包含二 ^應容H内供給處理氣體’並且將處理氣氛之溫度 δ又疋為特定之溫度，於基板上形成非晶矽膜的步驟； ’、、 面降低反應谷器内温度一面於反應容器内供修 給氫氣，使上述非晶矽臈退火的步驟； 其後’將反應容H内持續真空排氣，將藉由淨化氣體淨 化反應容器内的步驟實行一次或重複複數次的步驟；及 之後，自反應容器内搬出基板的步驟。 7.種成膜農置’其係於反應容器内於基板上形成包含石夕 鍺膜以及賴之積層體者，其特徵在於包含·· 加熱機構，其用以加熱反應容器内之基板； 第1氣體供給部，其用以供給矽烷系氣體至反應容器拳 内； 第2氣體供給部，其用以供給鍺烷系氣體至反應容器 内；及 控制部’其控制上述加熱機構、第i氣體供給部以及第 2氣體i、,、、口和以將石夕貌系氣體以及鍺烧系氣體供給至反 應合裔内，並且將處理氣氛加熱至第丨溫度，於基板上形-成矽鍺膜，繼而將處理氣氛溫度自第1溫度向第2溫度升 /JZL並且於升溫中為抑制矽鍺膜之變動而將矽烷系氣體 96523.doc 200529300 供給至反應容器内，於上述處理氣氛之溫度安定於第2溫 度後’於反應容器内供給矽烷系氣體，以於上述基板上 形成矽膜。 8· 一種成膜裝置，其係於反應容器内於基板上形成矽鍺膜 者，其特徵在於包含： 加熱機構，其用以加熱反應容器内之基板； 第1氣體供給部，其用以供給矽烷系氣體至反應容器 内； 第2氣體供給部，其用以供給鍺烷系氣體至反應容器 内； 第3氣體供給部，其用以供給氫氣至反應容器内； 第4氣體供給部，其用以供給淨化氣體至反應容器内； 壓力調整部，其調整反應容器内之壓力；及 控制部’其控制上述加熱機構、上述各氣體供給部以 及壓力凋整部’控制上述加熱機構、第丨氣體供給部以及 第2氣體供給部，以將石夕燒系氣體以及錯烧系氣體供給至 反應今器M it且將處理氣氛加熱至特定溫纟，於基板 上形以㈣’繼而將氫氣供給至反應容器内，其後將 反應容器内持續真空排氣，a斗、、—私&舌* #丄、< & F礼 次或稷數次重複稭由淨化 氣體淨化反應容器内的步驟。 96523.doc
TW093131721A 2003-10-20 2004-10-19 Deposition system and deposition method TW200529300A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003359633 2003-10-20

Publications (2)

Publication Number Publication Date
TW200529300A true TW200529300A (en) 2005-09-01
TWI336906B TWI336906B (zh) 2011-02-01

Family

ID=34805265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131721A TW200529300A (en) 2003-10-20 2004-10-19 Deposition system and deposition method

Country Status (4)

Country Link
US (1) US7273818B2 (zh)
JP (1) JP5240159B2 (zh)
KR (2) KR100891392B1 (zh)
TW (1) TW200529300A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895414B1 (en) 2011-07-22 2014-11-25 Tokyo Electron Limited Method and apparatus for forming amorphous silicon film

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5067381B2 (ja) * 2009-02-19 2012-11-07 東京エレクトロン株式会社 熱処理装置の運転方法
JP5337269B2 (ja) * 2010-04-27 2013-11-06 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP6258813B2 (ja) 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
US9647090B2 (en) * 2014-12-30 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface passivation for germanium-based semiconductor structure
KR102326316B1 (ko) 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102405665B1 (ko) * 2015-10-27 2022-06-08 에스케이하이닉스 주식회사 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법
JP6461030B2 (ja) * 2016-03-15 2019-01-30 株式会社東芝 電子装置及び電子装置の製造方法
JP6498635B2 (ja) * 2016-06-23 2019-04-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2018160585A (ja) 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
JP2020117762A (ja) * 2019-01-23 2020-08-06 東京エレクトロン株式会社 半導体製造システムの制御方法及び半導体製造システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652714B2 (ja) * 1981-03-30 1994-07-06 株式会社日立製作所 薄膜材料の製造法
JPS57181117A (en) * 1981-05-01 1982-11-08 Agency Of Ind Science & Technol Manufacture of amorhous semiconductor film
JPH0645257A (ja) * 1992-07-21 1994-02-18 Oki Electric Ind Co Ltd 半導体薄膜形成方法
DE4345229C2 (de) * 1993-09-30 1998-04-09 Reinhard Dr Schwarz Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
KR100402381B1 (ko) 2001-02-09 2003-10-17 삼성전자주식회사 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법
JP2003077845A (ja) 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895414B1 (en) 2011-07-22 2014-11-25 Tokyo Electron Limited Method and apparatus for forming amorphous silicon film
TWI470673B (zh) * 2011-07-22 2015-01-21 東京威力科創股份有限公司 非晶矽膜之形成方法與設備

Also Published As

Publication number Publication date
KR100891392B1 (ko) 2009-04-02
JP5240159B2 (ja) 2013-07-17
US20050170617A1 (en) 2005-08-04
TWI336906B (zh) 2011-02-01
KR20050037953A (ko) 2005-04-25
KR20080089327A (ko) 2008-10-06
JP2010034580A (ja) 2010-02-12
US7273818B2 (en) 2007-09-25
KR100935039B1 (ko) 2009-12-30

Similar Documents

Publication Publication Date Title
JP5240159B2 (ja) 成膜装置及び成膜方法
TWI700750B (zh) 用於介電薄膜的選擇性沉積之方法及設備
CN101620993B (zh) 基板处理方法及基板处理装置
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
JP4655495B2 (ja) 成膜方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
TWI791508B (zh) 用於沉積低介電常數膜的方法與設備
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
US7084023B2 (en) Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
JP2012186275A (ja) 基板処理装置及び半導体装置の製造方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP4655578B2 (ja) 成膜装置及び成膜方法
US20060216953A1 (en) Method of forming film and film forming apparatus
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
JP2011060908A (ja) 半導体装置の製造方法および製造装置
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230098703A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN109891555B (zh) 低温外延层形成方法
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2006120734A (ja) 成膜方法及び成膜装置並びに記憶媒体
US20090114146A1 (en) Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus
KR100942146B1 (ko) 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한에피택셜 웨이퍼의 제작 방법
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees