KR970030655A - 반도체장치의 배선막 형성방법 - Google Patents

반도체장치의 배선막 형성방법 Download PDF

Info

Publication number
KR970030655A
KR970030655A KR1019950039891A KR19950039891A KR970030655A KR 970030655 A KR970030655 A KR 970030655A KR 1019950039891 A KR1019950039891 A KR 1019950039891A KR 19950039891 A KR19950039891 A KR 19950039891A KR 970030655 A KR970030655 A KR 970030655A
Authority
KR
South Korea
Prior art keywords
wiring film
temperature
semiconductor device
semiconductor substrate
vapor deposition
Prior art date
Application number
KR1019950039891A
Other languages
English (en)
Other versions
KR0163550B1 (ko
Inventor
전일환
이태상
정영석
조풍연
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950039891A priority Critical patent/KR0163550B1/ko
Priority to TW085109129A priority patent/TW297152B/zh
Priority to JP8216348A priority patent/JPH09139385A/ja
Publication of KR970030655A publication Critical patent/KR970030655A/ko
Application granted granted Critical
Publication of KR0163550B1 publication Critical patent/KR0163550B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 반도체장치의 배선막형성방법에 관한 것으로서, 그 방법은 상기 진공증착기의 수분제거용 챔버내에서 가스제거를 실행하는 공정과; 상기 수분제거용 챔버내의 온도를 저온으로 떨어 뜨려서 반도체기판자체의 온도를 저하시키는 냉각공정과; 실온에서 배선막을 콘택홀내에 그리고 반도체기판상에 증착하는 증착공정을 포함한다. 상술한 방법에 의하면, 배선막의 증착공정이 실행될때, 증착용 챔버내의 온도가 실온으로 항상 유지될 수 있기 때문에 정상적인 리플로우 마진과 그리고 스텝 커버리지가 양호한 배선막이 형성될 수 있다.

Description

반도체장치의 배선막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 6도는 본 발명의 일시예에 따라 반도체기판상에 배선막을 형성하는 방법을 보여주는 순서도.
제 7도는 제 6도에 도시된 본 발명의 배선막형성방법에 따라 배선막이 형성되어 있는 반도체장치의 구조를 보여주는 단면도.

Claims (5)

  1. 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 반도체장치의 배선막형성방법에 있어서, 상기 진공증착기의 수분제거용 챔버내에서 가스제거를 실행하는 공정과; 상기 수분제거용 챔버내의 온도를 저온으로 떨어 뜨려서 반도체기판자체의 온도를 저하시키는 냉각공정과; 실온에서 배선막을 콘택홀내 그리고 반도체기판상에 증착하는 증착공정을 포함하는 것을 특징으로 하는 반도체장치의 배선막 형성방법.
  2. 제 1항에 있어서, 상기 증착공정후, 고온에서 560℃의 온도에서 열처리하는 리풀로우공정(단계 S64)을 부가하는 것을 특징으로 하는 반도체장치의 배선막 형성방법.
  3. 제 1항에 있어서, 상기 가스제거공정은 약 200℃의 온도에서 실행되는 것을 특징으로 하는 반도체장치의 배선막 형성방법.
  4. 제 1항에 있어서, 상기 가스제거공정 후, 콘택홀내의 자연산화막을 제거하기 위해 에치백을 실행하는 에치백공정을 부가하는 것을 특징으로 하는 반도체장치의 배선막 형성방법.
  5. 제 1항에 있어서, 상기 냉각공정은 히터를 조절하여 상기 수분제거용 챔버내의 온도를 약 0-30℃의 범위내로 설정하는 것을 특징으로 하는 반도체장치의 배선막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039891A 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법 KR0163550B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법
TW085109129A TW297152B (en) 1995-11-06 1996-07-26 Method of making interconnection layer in semiconductor device
JP8216348A JPH09139385A (ja) 1995-11-06 1996-08-16 半導体装置の配線膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법

Publications (2)

Publication Number Publication Date
KR970030655A true KR970030655A (ko) 1997-06-26
KR0163550B1 KR0163550B1 (ko) 1999-02-01

Family

ID=19433061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법

Country Status (3)

Country Link
JP (1) JPH09139385A (ko)
KR (1) KR0163550B1 (ko)
TW (1) TW297152B (ko)

Also Published As

Publication number Publication date
TW297152B (en) 1997-02-01
KR0163550B1 (ko) 1999-02-01
JPH09139385A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
KR970030655A (ko) 반도체장치의 배선막 형성방법
KR910010625A (ko) 반도체 장치의 제조방법
KR970052341A (ko) 반도체소자 제조방법
KR940010181A (ko) 반도체장치의 얕은 접합 형성방법
KR970053379A (ko) 소자 격리영역의 형성방법
KR960005836A (ko) 반도체 소자의 필드 산화막 형성방법
KR970052107A (ko) 반도체 장치의 제조 방법
KR970053037A (ko) 반도체 소자의 게이트 전극 형성방법
KR970052122A (ko) 웨이퍼상의 폴리실리콘층 형성방법
KR960026122A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR960039285A (ko) 반도체 소자 제조방법
KR970003838A (ko) 반도체 소자의 금속층 형성방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR19980038456A (ko) 반도체 소자의 비트라인 형성방법
KR970018680A (ko) 실리사이드 게이트의 제조방법
KR960005798A (ko) 저저항 콘택을 갖는 비트라인 및 그 제조방법
KR940002966A (ko) 폴리실리콘 식각 잔류물에 의한 층간단락 제거방법
KR960026263A (ko) 반도체 소자의 금속층 형성방법
KR960019572A (ko) 반도체 집적회로 유전체막 형성방법
KR970054329A (ko) 반도체 소자의 게이트 전극 형성방법
KR970003667A (ko) 반도체 소자의 도전층 형성방법
KR970052912A (ko) 반도체 장치의 층간 절연막 형성 방법
KR950001906A (ko) 실리사이드막 형성방법
JPH065695B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee