JPH09139385A - 半導体装置の配線膜形成方法 - Google Patents
半導体装置の配線膜形成方法Info
- Publication number
- JPH09139385A JPH09139385A JP8216348A JP21634896A JPH09139385A JP H09139385 A JPH09139385 A JP H09139385A JP 8216348 A JP8216348 A JP 8216348A JP 21634896 A JP21634896 A JP 21634896A JP H09139385 A JPH09139385 A JP H09139385A
- Authority
- JP
- Japan
- Prior art keywords
- wiring film
- temperature
- semiconductor device
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Abstract
(57)【要約】
【課題】 真空蒸着機を使用して配線膜を半導体基板上
に形成する場合に、コンタクトホール部分で配線膜の陥
没を少なくし得る半導体装置の配線膜形成方法を提供す
ること。 【解決手段】 真空蒸着機の水分除去用チャンバ内で約
１５０〜６００℃の温度、好ましくは約２００℃で半導
体基板の水分除去工程（ガス除去工程、ステップＳ２
１）を実施したのち、水分除去用チャンバのヒータを調
節して半導体基板の冷却工程（ステップＳ２２）を実行
し、半導体基板の温度を０〜３０℃の範囲に下げた上で
半導体基板を真空蒸着機の蒸着用チャンバ内に移し、配
線膜の蒸着（ステップＳ２３）を実行する。
に形成する場合に、コンタクトホール部分で配線膜の陥
没を少なくし得る半導体装置の配線膜形成方法を提供す
ること。 【解決手段】 真空蒸着機の水分除去用チャンバ内で約
１５０〜６００℃の温度、好ましくは約２００℃で半導
体基板の水分除去工程（ガス除去工程、ステップＳ２
１）を実施したのち、水分除去用チャンバのヒータを調
節して半導体基板の冷却工程（ステップＳ２２）を実行
し、半導体基板の温度を０〜３０℃の範囲に下げた上で
半導体基板を真空蒸着機の蒸着用チャンバ内に移し、配
線膜の蒸着（ステップＳ２３）を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、真空蒸着機を使用
して配線膜を半導体基板上に形成する半導体装置の配線
膜形成方法に関する。
して配線膜を半導体基板上に形成する半導体装置の配線
膜形成方法に関する。
【０００２】
【従来の技術】半導体装置において、金属配線膜の材質
として主に使用されるのはアルミニウムである。アルミ
ニウムは、良好な電気伝導度、ＳｉＯ2 への優れた付着
力、パターン形成の容易性、高い純度およびシリコン基
板との優れた電気接触性の条件をすべて満足する。ま
た、半導体装置において、金属膜形成技術としては、主
に真空蒸着法が使用される。この真空蒸着法を使用して
配線膜を形成する場合には、真空蒸着機内でガス除去工
程が実行された後、アルミニウムの蒸着が実行される。
として主に使用されるのはアルミニウムである。アルミ
ニウムは、良好な電気伝導度、ＳｉＯ2 への優れた付着
力、パターン形成の容易性、高い純度およびシリコン基
板との優れた電気接触性の条件をすべて満足する。ま
た、半導体装置において、金属膜形成技術としては、主
に真空蒸着法が使用される。この真空蒸着法を使用して
配線膜を形成する場合には、真空蒸着機内でガス除去工
程が実行された後、アルミニウムの蒸着が実行される。
【０００３】図６は、アルミニウムおよび真空蒸着法を
使用して半導体基板上に配線膜を形成する従来の方法を
具体的に示す。この従来の方法では、まず図６（ａ）に
示すように半導体基板１１上に絶縁膜１２を形成する。
次に、図６（ｂ）に示すように、絶縁膜１２上に感光膜
パターン１３を形成する。そして、この感光膜パターン
１３をマスクとして絶縁膜１２をエッチングすることに
より、図６（ｃ）に示すようにコンタクトホール１４を
形成する。
使用して半導体基板上に配線膜を形成する従来の方法を
具体的に示す。この従来の方法では、まず図６（ａ）に
示すように半導体基板１１上に絶縁膜１２を形成する。
次に、図６（ｂ）に示すように、絶縁膜１２上に感光膜
パターン１３を形成する。そして、この感光膜パターン
１３をマスクとして絶縁膜１２をエッチングすることに
より、図６（ｃ）に示すようにコンタクトホール１４を
形成する。
【０００４】しかる後、図６（ｄ）に示すように、コン
タクトホール１４を埋めて絶縁膜１２上にアルミニウム
からなる配線膜１５を真空蒸着法で形成するが、この
際、まず図７の工程図のステップＳ１で示すように、真
空蒸着機の水分除去用チャンバ内で半導体基板１１の水
分除去工程（ガス除去工程）を約２００℃で実行する。
その後、図７のステップＳ２で示すように、約２５℃の
室温に調節されている真空蒸着機の蒸着用チャンバ内で
物理的蒸着法（ＰＶＤ：Physical Vapor Deposition)で
配線膜１５（アルミニウム）を蒸着する。しかる後、図
７のステップＳ３で示すように、約５６０℃の温度で熱
処理するリフロー工程を実施する。
タクトホール１４を埋めて絶縁膜１２上にアルミニウム
からなる配線膜１５を真空蒸着法で形成するが、この
際、まず図７の工程図のステップＳ１で示すように、真
空蒸着機の水分除去用チャンバ内で半導体基板１１の水
分除去工程（ガス除去工程）を約２００℃で実行する。
その後、図７のステップＳ２で示すように、約２５℃の
室温に調節されている真空蒸着機の蒸着用チャンバ内で
物理的蒸着法（ＰＶＤ：Physical Vapor Deposition)で
配線膜１５（アルミニウム）を蒸着する。しかる後、図
７のステップＳ３で示すように、約５６０℃の温度で熱
処理するリフロー工程を実施する。
【０００５】図８は、従来の他の例を示す工程図であ
る。この図８の場合は、配線膜を蒸着する場合に、まず
ステップＳ１１で示すように真空蒸着機の水分除去用チ
ャンバ内で約３５０℃の温度で半導体基板の水分除去工
程（ガス除去工程）を実行する。次に、ステップＳ１２
で示すように、コンタクトホール内の基板面自然酸化膜
を除去するためにＲＦ（Radio Frequency)エッチバック
を実行する。その後、ステップＳ１３で示すように、約
２５℃の室温に調節されている真空蒸着機の蒸着用チャ
ンバ内で物理的蒸着法で配線膜（アルミニウム）を蒸着
する。
る。この図８の場合は、配線膜を蒸着する場合に、まず
ステップＳ１１で示すように真空蒸着機の水分除去用チ
ャンバ内で約３５０℃の温度で半導体基板の水分除去工
程（ガス除去工程）を実行する。次に、ステップＳ１２
で示すように、コンタクトホール内の基板面自然酸化膜
を除去するためにＲＦ（Radio Frequency)エッチバック
を実行する。その後、ステップＳ１３で示すように、約
２５℃の室温に調節されている真空蒸着機の蒸着用チャ
ンバ内で物理的蒸着法で配線膜（アルミニウム）を蒸着
する。
【０００６】
【発明が解決しようする課題】しかるに、上記のような
従来の配線膜形成方法では、図７の方法により製造され
た半導体装置の構造を図９に示すように、また図８の方
法により製造された半導体装置の構造を図１０に示すよ
うに、配線膜１５（アルミニウム）がコンタクトホール
１４部分で大きく陥没したり（図９）、極端に陥没して
コンタクトホール１４部分で配線膜１５の厚さＴp と幅
Ｗp が薄くなってしまう（図１０）という問題点があっ
た。これは、配線膜１５を蒸着する際の真空蒸着機の蒸
着用チャンバ内の温度に原因する。以下この点を詳述す
る。
従来の配線膜形成方法では、図７の方法により製造され
た半導体装置の構造を図９に示すように、また図８の方
法により製造された半導体装置の構造を図１０に示すよ
うに、配線膜１５（アルミニウム）がコンタクトホール
１４部分で大きく陥没したり（図９）、極端に陥没して
コンタクトホール１４部分で配線膜１５の厚さＴp と幅
Ｗp が薄くなってしまう（図１０）という問題点があっ
た。これは、配線膜１５を蒸着する際の真空蒸着機の蒸
着用チャンバ内の温度に原因する。以下この点を詳述す
る。
【０００７】配線膜の蒸着工程が実行される際、真空蒸
着機の蒸着用チャンバ内に置かれる初めの３〜４枚の半
導体基板については、蒸着用チャンバに設定した約２５
℃程度の室温のもとで蒸着が実行されるが、それ以降
は、半導体基板自体の温度によりチャンバ内の温度が約
１００℃以上（図７の方法の場合）、あるいは約１８０
℃以上（図８の方法の場合）にも上昇してその温度の下
に蒸着工程が行われる。
着機の蒸着用チャンバ内に置かれる初めの３〜４枚の半
導体基板については、蒸着用チャンバに設定した約２５
℃程度の室温のもとで蒸着が実行されるが、それ以降
は、半導体基板自体の温度によりチャンバ内の温度が約
１００℃以上（図７の方法の場合）、あるいは約１８０
℃以上（図８の方法の場合）にも上昇してその温度の下
に蒸着工程が行われる。
【０００８】すなわち、半導体基板に対しては、配線膜
の蒸着の前に約２００℃（図７の場合）、あるいは約３
５０℃（図８の場合）でガス除去工程が行われる。さら
に、図８の場合は、続いて約３５０℃でＲＦエッチバッ
ク工程も行われている。そして、これら工程で半導体基
板は高温となり、この後直ちに半導体基板が蒸着用チャ
ンバ内へ移送されるから、半導体基板の温度により蒸着
用チャンバ内の温度が次第に上昇するようになり、その
ため約１００℃以上の温度（図７の場合）、あるいは約
１８０℃以上の温度（図８の場合）のもとで配線膜の蒸
着工程が実施されることになる。そして、このように高
温下で蒸着工程が実施される結果、図７の場合は図９に
示すように配線膜１５がコンタクトホール１４部分で大
きく陥没するようになり、次のリフロー工程を実行して
も充分なリフロー効果が得られなくなり、図８の場合は
より高温下ゆえ図１０に示すように極端に配線膜１５が
陥没し、コンタクトホール１４部分で配線膜１５の厚さ
Ｔp と幅Ｗp が薄くなり、ステップカバレージが悪化す
る。
の蒸着の前に約２００℃（図７の場合）、あるいは約３
５０℃（図８の場合）でガス除去工程が行われる。さら
に、図８の場合は、続いて約３５０℃でＲＦエッチバッ
ク工程も行われている。そして、これら工程で半導体基
板は高温となり、この後直ちに半導体基板が蒸着用チャ
ンバ内へ移送されるから、半導体基板の温度により蒸着
用チャンバ内の温度が次第に上昇するようになり、その
ため約１００℃以上の温度（図７の場合）、あるいは約
１８０℃以上の温度（図８の場合）のもとで配線膜の蒸
着工程が実施されることになる。そして、このように高
温下で蒸着工程が実施される結果、図７の場合は図９に
示すように配線膜１５がコンタクトホール１４部分で大
きく陥没するようになり、次のリフロー工程を実行して
も充分なリフロー効果が得られなくなり、図８の場合は
より高温下ゆえ図１０に示すように極端に配線膜１５が
陥没し、コンタクトホール１４部分で配線膜１５の厚さ
Ｔp と幅Ｗp が薄くなり、ステップカバレージが悪化す
る。
【０００９】
【課題を解決するための手段】本発明は上述の課題を解
決するために、水分除去用チャンバを具備した真空蒸着
機を使用して配線膜を半導体基板上に形成する半導体装
置の配線膜形成方法において、前記水分除去用チャンバ
内で前記半導体基板のガス除去を所定の温度で実行する
工程と、前記水分除去用チャンバの設定温度を常温に下
げて前記半導体基板の温度を低下させる工程と、室温状
態となった前記半導体基板上に配線膜を蒸着する工程と
を具備することを特徴とする半導体装置の配線膜形成方
法とする。
決するために、水分除去用チャンバを具備した真空蒸着
機を使用して配線膜を半導体基板上に形成する半導体装
置の配線膜形成方法において、前記水分除去用チャンバ
内で前記半導体基板のガス除去を所定の温度で実行する
工程と、前記水分除去用チャンバの設定温度を常温に下
げて前記半導体基板の温度を低下させる工程と、室温状
態となった前記半導体基板上に配線膜を蒸着する工程と
を具備することを特徴とする半導体装置の配線膜形成方
法とする。
【００１０】
【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体装置の配線膜形成方法の実施の形態を詳細に
説明する。図２は実施の形態を工程順に示す断面図、図
１は配線膜蒸着工程を詳細に示す工程図である。本発明
の実施の形態では、まず図２（ａ）に示すように、半導
体基板２１上に絶縁膜２２を形成する。次に、図２
（ｂ）に示すように、絶縁膜２２上にフォトリソ工程に
より所定の感光膜パターン２３を形成する。そして、こ
の感光膜パターン２３をマスクとして絶縁膜２２をエッ
チングすることにより、図２（ｃ）に示すように、絶縁
膜２２にコンタクトホール２４を形成する。
よる半導体装置の配線膜形成方法の実施の形態を詳細に
説明する。図２は実施の形態を工程順に示す断面図、図
１は配線膜蒸着工程を詳細に示す工程図である。本発明
の実施の形態では、まず図２（ａ）に示すように、半導
体基板２１上に絶縁膜２２を形成する。次に、図２
（ｂ）に示すように、絶縁膜２２上にフォトリソ工程に
より所定の感光膜パターン２３を形成する。そして、こ
の感光膜パターン２３をマスクとして絶縁膜２２をエッ
チングすることにより、図２（ｃ）に示すように、絶縁
膜２２にコンタクトホール２４を形成する。
【００１１】しかる後、このコンタクトホール２４を埋
めて絶縁膜２２上に図２（ｄ）に示すようにアルミニウ
ムからなる配線膜２５を真空蒸着法で形成するが、この
際、まず図１の工程図のステップＳ２１で示すように、
真空蒸着機の水分除去用チャンバ内で半導体基板２１の
水分除去工程（ガス除去工程）を１５０〜６００℃の温
度範囲内、好ましくは約２００℃の温度で実行する。そ
の後、水分除去用チャンバのヒータを調節して水分除去
用チャンバ内の温度を約０〜３０℃の常温に設定するこ
とにより、図１のステップＳ２２で示すように半導体基
板２１の冷却工程を実施し、半導体基板２１の温度を約
０〜３０℃の範囲内に下げる。しかる後、室温状態に温
度が下がった半導体基板２１を約２５℃の室温に調節さ
れている真空蒸着機の蒸着用チャンバ内に移して、図１
のステップＳ２３で示すように物理的蒸着法で配線膜２
５（アルミニウム）の蒸着を実行する。最後に、図１の
ステップＳ２４で示すように、５００〜６５０℃の範囲
内、好ましくは約５６０℃の温度で前記蒸着された配線
膜２５のリフローを実施する。
めて絶縁膜２２上に図２（ｄ）に示すようにアルミニウ
ムからなる配線膜２５を真空蒸着法で形成するが、この
際、まず図１の工程図のステップＳ２１で示すように、
真空蒸着機の水分除去用チャンバ内で半導体基板２１の
水分除去工程（ガス除去工程）を１５０〜６００℃の温
度範囲内、好ましくは約２００℃の温度で実行する。そ
の後、水分除去用チャンバのヒータを調節して水分除去
用チャンバ内の温度を約０〜３０℃の常温に設定するこ
とにより、図１のステップＳ２２で示すように半導体基
板２１の冷却工程を実施し、半導体基板２１の温度を約
０〜３０℃の範囲内に下げる。しかる後、室温状態に温
度が下がった半導体基板２１を約２５℃の室温に調節さ
れている真空蒸着機の蒸着用チャンバ内に移して、図１
のステップＳ２３で示すように物理的蒸着法で配線膜２
５（アルミニウム）の蒸着を実行する。最後に、図１の
ステップＳ２４で示すように、５００〜６５０℃の範囲
内、好ましくは約５６０℃の温度で前記蒸着された配線
膜２５のリフローを実施する。
【００１２】このような方法によれば、配線膜２５の蒸
着工程が実行される際、蒸着用チャンバ内に移送される
半導体基板２１は、上述の冷却工程により一定温度に下
げられた状態なので、蒸着用チャンバ内へ半導体基板２
１が続いて移送されても、そのチャンバ内の温度は設定
された室温を続いて維持するようになる。すなわち、配
線膜２５の蒸着工程は常に室温の下に行われるようにな
り、したがって、上記方法により製造された半導体装置
の構造を図３に示すように、配線膜２５はコンタクトホ
ール２４部分で殆ど陥没しなくなり、次のリフロー工程
でリフロー効果を大きく得ることができる。なお、上記
の製造方法において、図２（ｃ）の段階で絶縁膜２２を
マスクとしてイオン注入を行って、コンタクトホール２
４部分の半導体基板２１に、配線膜２５と電気的に接続
されることになる活性領域としての不純物注入領域を形
成することもできる。
着工程が実行される際、蒸着用チャンバ内に移送される
半導体基板２１は、上述の冷却工程により一定温度に下
げられた状態なので、蒸着用チャンバ内へ半導体基板２
１が続いて移送されても、そのチャンバ内の温度は設定
された室温を続いて維持するようになる。すなわち、配
線膜２５の蒸着工程は常に室温の下に行われるようにな
り、したがって、上記方法により製造された半導体装置
の構造を図３に示すように、配線膜２５はコンタクトホ
ール２４部分で殆ど陥没しなくなり、次のリフロー工程
でリフロー効果を大きく得ることができる。なお、上記
の製造方法において、図２（ｃ）の段階で絶縁膜２２を
マスクとしてイオン注入を行って、コンタクトホール２
４部分の半導体基板２１に、配線膜２５と電気的に接続
されることになる活性領域としての不純物注入領域を形
成することもできる。
【００１３】図４は本発明の他の実施の形態を示す工程
図である。この他の実施の形態では、真空蒸着機を使用
して図２（ｄ）に示すように配線膜２５を半導体基板２
１上に蒸着形成する際、まず、図４のステップＳ３１で
示すように、真空蒸着機の水分除去用チャンバ内で約３
５０℃の温度で半導体基板２１の水分除去工程（ガス除
去工程）を実行する。次に、ステップＳ３２で示すよう
に、コンタクトホール２４内の基板２１表面の自然酸化
膜を除去するためにＲＦエッチバックを実行する。その
後、ステップＳ３３で示すように、チャンバのヒータを
低温に設定して前記ガス除去工程およびＲＦエッチバッ
ク工程で加熱された半導体基板２１の温度を約０〜３０
℃の範囲内に下げる冷却工程を実施する。そして、この
後に、ステップＳ３４で示すように、約２５℃の室温に
調節されている真空蒸着機の蒸着用チャンバ内で物理的
蒸着法で配線膜２５（アルミニウム）をコンタクトホー
ル２４を埋めて半導体基板２１上、詳しくは絶縁膜２２
上に形成する。
図である。この他の実施の形態では、真空蒸着機を使用
して図２（ｄ）に示すように配線膜２５を半導体基板２
１上に蒸着形成する際、まず、図４のステップＳ３１で
示すように、真空蒸着機の水分除去用チャンバ内で約３
５０℃の温度で半導体基板２１の水分除去工程（ガス除
去工程）を実行する。次に、ステップＳ３２で示すよう
に、コンタクトホール２４内の基板２１表面の自然酸化
膜を除去するためにＲＦエッチバックを実行する。その
後、ステップＳ３３で示すように、チャンバのヒータを
低温に設定して前記ガス除去工程およびＲＦエッチバッ
ク工程で加熱された半導体基板２１の温度を約０〜３０
℃の範囲内に下げる冷却工程を実施する。そして、この
後に、ステップＳ３４で示すように、約２５℃の室温に
調節されている真空蒸着機の蒸着用チャンバ内で物理的
蒸着法で配線膜２５（アルミニウム）をコンタクトホー
ル２４を埋めて半導体基板２１上、詳しくは絶縁膜２２
上に形成する。
【００１４】このような方法においても、配線膜２５の
蒸着工程が実行される際、蒸着用チャンバ内へ移送され
る半導体基板２１は、上述の冷却工程によって一定温度
に下げられた状態なので、蒸着用チャンバ内へ半導体基
板２１が続いて移送されても、そのチャンバ内の温度は
設定された室温を続いて維持するようになる。すなわ
ち、配線膜２５の蒸着工程は常に室温状態で実行される
ことになり、したがってこの方法による半導体装置の構
造を図５に示すように配線膜２５はコンタクトホール２
４部分で厚さＴp と幅Ｗp が従来の方法より厚くなり、
ステップカバレージが良好となる。
蒸着工程が実行される際、蒸着用チャンバ内へ移送され
る半導体基板２１は、上述の冷却工程によって一定温度
に下げられた状態なので、蒸着用チャンバ内へ半導体基
板２１が続いて移送されても、そのチャンバ内の温度は
設定された室温を続いて維持するようになる。すなわ
ち、配線膜２５の蒸着工程は常に室温状態で実行される
ことになり、したがってこの方法による半導体装置の構
造を図５に示すように配線膜２５はコンタクトホール２
４部分で厚さＴp と幅Ｗp が従来の方法より厚くなり、
ステップカバレージが良好となる。
【００１５】
【発明の効果】このように本発明の半導体装置の配線膜
形成方法によれば、コンタクトホール部分での配線膜の
陥没を少なくしてリフロー効果を大きくとることができ
るとともに、ステップカバレージを良好とすることがで
きる。
形成方法によれば、コンタクトホール部分での配線膜の
陥没を少なくしてリフロー効果を大きくとることができ
るとともに、ステップカバレージを良好とすることがで
きる。
【図１】本発明による半導体装置の配線膜形成方法の実
施の形態で行われる配線膜蒸着工程を詳細に示す工程
図。
施の形態で行われる配線膜蒸着工程を詳細に示す工程
図。
【図２】本発明による半導体装置の配線膜形成方法の実
施の形態を工程順に示す断面図。
施の形態を工程順に示す断面図。
【図３】上記実施の形態で製造された半導体装置の構造
を示す断面図。
を示す断面図。
【図４】本発明の他の実施の形態を示す工程図。
【図５】上記他の実施の形態で製造された半導体装置の
断面図。
断面図。
【図６】従来の配線膜形成方法を示す断面図。
【図７】上記従来の方法で実施される配線膜蒸着工程を
示す工程図。
示す工程図。
【図８】従来の他の配線膜形成方法を示す工程図。
【図９】図７の従来の方法で製造された半導体装置の構
造を示す断面図。
造を示す断面図。
【図１０】図８の従来の方法で製造された半導体装置の
構造を示す断面図。
構造を示す断面図。
２１ 半導体基板 ２５ 配線膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 趙 豊 衍 大韓民国京畿道城南市盆唐区書▲ヒュン▼ 洞 現代アパートメント411棟102号
Claims (5)
- 【請求項１】 水分除去用チャンバを具備した真空蒸着
機を使用して配線膜を半導体基板上に形成する半導体装
置の配線膜形成方法において、 前記水分除去用チャンバ内で前記半導体基板のガス除去
を所定の温度で実行する工程と、 前記水分除去用チャンバの設定温度を常温に下げて前記
半導体基板の温度を低下させる工程と、 室温状態となった前記半導体基板上に配線膜を蒸着する
工程とを具備することを特徴とする半導体装置の配線膜
形成方法。 - 【請求項２】 請求項１記載の半導体装置の配線膜形成
方法において、前記蒸着工程後、５００〜６５０℃の範
囲内、好ましくは約５６０℃の温度で熱処理するリフロ
ー工程を加えることを特徴とする半導体装置の配線膜形
成方法。 - 【請求項３】 請求項１記載の半導体装置の配線膜形成
方法において、前記ガス除去工程は、１５０〜６００℃
の範囲内、好ましくは約２００℃の温度で実行されるこ
とを特徴とする半導体装置の配線膜形成方法。 - 【請求項４】 請求項１記載の半導体装置の配線膜形成
方法において、前記ガス除去工程後、半導体基板上の自
然酸化膜を除去するためにエッチバックを実行するエッ
チバック工程を加えることを特徴とする半導体装置の配
線膜形成方法。 - 【請求項５】 請求項１記載の半導体装置の配線膜形成
方法において、前記半導体基板の温度を低下させる冷却
工程は、ヒータを調節して前記水分除去用チャンバ内の
温度を約０〜３０℃の範囲内に設定することを特徴とす
る半導体装置の配線膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039891A KR0163550B1 (ko) | 1995-11-06 | 1995-11-06 | 반도체장치의 배선막 형성방법 |
| KR1995P-39891 | 1995-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139385A true JPH09139385A (ja) | 1997-05-27 |
Family
ID=19433061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8216348A Pending JPH09139385A (ja) | 1995-11-06 | 1996-08-16 | 半導体装置の配線膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH09139385A (ja) |
| KR (1) | KR0163550B1 (ja) |
| TW (1) | TW297152B (ja) |
-
1995
- 1995-11-06 KR KR1019950039891A patent/KR0163550B1/ko not_active IP Right Cessation
-
1996
- 1996-07-26 TW TW085109129A patent/TW297152B/zh active
- 1996-08-16 JP JP8216348A patent/JPH09139385A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0163550B1 (ko) | 1999-02-01 |
| TW297152B (en) | 1997-02-01 |
| KR970030655A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1099776A1 (en) | Plasma cleaning step in a salicide process | |
| KR100656214B1 (ko) | 플라즈마 처리 방법 | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| JP2000021884A (ja) | 半導体素子における配線形成方法 | |
| JPH03148131A (ja) | 半導体素子及びその製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09139385A (ja) | 半導体装置の配線膜形成方法 | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| JP7210647B2 (ja) | 薄膜蒸着方法及びこれを用いた半導体素子の製造方法 | |
| JP2674585B2 (ja) | 半導体装置の製造方法 | |
| JPH11330047A (ja) | エッチング装置及びエッチング方法 | |
| JP4211609B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0697683B2 (ja) | 半導体装置の製造方法 | |
| JPS6147645A (ja) | 薄膜形成方法 | |
| JP2703228B2 (ja) | 窒化シリコン膜の形成方法 | |
| JP3533830B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JPH07297206A (ja) | 化合物半導体装置とその製造方法 | |
| KR930008862B1 (ko) | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 | |
| KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
| US6444585B1 (en) | Method for manufacturing semiconductor device capable of expelling argon gas | |
| KR100458294B1 (ko) | 반도체소자의장벽금속층형성방법 | |
| JPH03108317A (ja) | Ｓｏｉ薄膜の形成方法 | |
| JP2023536650A (ja) | 薄膜層のパルス化プラズマ堆積 |