KR0163550B1 - 반도체장치의 배선막 형성방법 - Google Patents

반도체장치의 배선막 형성방법 Download PDF

Info

Publication number
KR0163550B1
KR0163550B1 KR1019950039891A KR19950039891A KR0163550B1 KR 0163550 B1 KR0163550 B1 KR 0163550B1 KR 1019950039891 A KR1019950039891 A KR 1019950039891A KR 19950039891 A KR19950039891 A KR 19950039891A KR 0163550 B1 KR0163550 B1 KR 0163550B1
Authority
KR
South Korea
Prior art keywords
wiring film
temperature
semiconductor substrate
deposition
forming
Prior art date
Application number
KR1019950039891A
Other languages
English (en)
Other versions
KR970030655A (ko
Inventor
전일환
이태상
정영석
조풍연
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950039891A priority Critical patent/KR0163550B1/ko
Priority to TW085109129A priority patent/TW297152B/zh
Priority to JP8216348A priority patent/JPH09139385A/ja
Publication of KR970030655A publication Critical patent/KR970030655A/ko
Application granted granted Critical
Publication of KR0163550B1 publication Critical patent/KR0163550B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

본 발명은 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 반도체장치의 배선막형성방법에 관한 것으로서, 그 방법은 상기 진공증착기의 수분제거용 챔버내에서 가스제거를 실행하는 공정과; 상기 수분제거용 챔버내의 온도를 저온으로 떨어 뜨려서 반도체기판자체의 온도를 저하시키는 냉각공정과; 실온에서 배선막을 콘택홀내에 그리고 반도체기판상에 증착하는 증착공정을 포함한다. 상술한 방법에 의하면, 배선막의 증착공정이 실행될 때, 증착용 챔버내의 온도가 실온으로 항상 유지될 수 있기 때문에 정상적인 리플로우 마진과 그리고 스텝 커버리지가 양호한 배선막이 형성될 수 있다.

Description

반도체장치의 배선막 형성방법
제1도는 종래의 방법에 따라 반도체기판상에 배선막을 형성하는 공정을 보여주는 순서도.
제2도는 제1도에 도시된 종래의 방법에 따라 배선막이 형성되어 있는 반도체장치의 구조를 보인 단면도.
제3(a)도 내지 제3(d)도는 상기 종래 방법에 따라 반도체기판상에 배선막을 형성하는 공정을 보여주는 제조공정도.
제4도는 다른 종래의 방법에 따라 반도체기판상에 배선막을 형성하는 공정을 보여주는 순서도.
제5도는 제4도에 도시된 다른 종래의 방법에 따라 배선막이 형성되어 있는 반도체장치의 구조를 보여주는 단면도.
제6도는 본 발명의 일시예에 따라 반도체기판상에 배선막을 형성하는 방법을 보여주는 순서도.
제7도는 제6도에 도시된 본 발명의 배선막형성방법에 따라 배선막이 형성되어 있는 반도체장치의 구조를 보여주는 단면도.
제8(a)도 내지 제8(d)도는 본 발명의 방법에 따라 반도체기판상에 배선막을 형성하는 공정을 보여주는 제조공정도.
제9도는 본 발명의 다른 실시예에 따라 반도체기판상에 배선막을 형성하는 방법을 보여주는 순서도.
제10도는 제9도에 도시된 다른 방법에 따라 배선막이 형성되어 있는 반도체장치의 구조를 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체기판 22 : 절연막
24 : 감광막 26 : 콘택 홀
28 : 배선막
본 발명은 반도체장치의 제조에 관한 것으로서, 구체적으로는 양호한 배선막을 형성하는 방법에 관한 것이다.
반도체장치의 구조에 있어서 배선막의 재질로 주로 사용되는 것은 알루미늄이다. 실질적으로, 박막 알루미늄은 양호한 전기 전도도, SiO2에의 우수한 부착력, 패턴형성의 용이성, 높은 순도 및 실리콘과의 우수한 전기접촉의 조건들을 모두 만족시킨다.
일반적으로 금속적층기술로는 주로 진공증착(vacuum evaporation)법이 사용된다. 이러한 진공증착법을 사용하여 배선막을 형성하기 위해서는, 진공증착기내에서 가스제거공정이 실행된 다음, 알루미늄의 증착 및 리플로우(reflow) 공정이 실행된다.
즉, 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 방법은, 제1도에 도시되어 있는 바와 같이, 반도체기판의 수분을 제거하기 위하여 약 200℃에서 실행되는 가스제거공정(단계S1), 약 25℃의 실온으로 조절되어 있는 증착용 챔버(depositing chamber)내에서 물리적 증착법(PVD : physical vapor deposition)으로 알루미늄을 반도체기판상에 형성된 콘택홀 내에 채우는 증착공정(단계 S2) 및 약 560℃의 온도에서 열처리하는 리플로우공정(단계 S3)을 포함한다. 상기 가스제거공정은 진공증착기의 수분제거용 챔버에서 실행된다.
이러한 종래의 배선막형성방법에 있어서, 상기 알루미늄의 증착공정(단계S2)이 실행될 때, 증착용 챔버내에 놓여지는 처음 3-4매의 반도체기판은 약 25℃ 주변의 실온하에서 실행되지만, 그 이후에는 증착용 챔버내에 놓여지는 반도체기판자체의 온도에 의해서 챔버내의 온도가 약 100℃이상으로 상승된다. 그 결과, 반도체기판상의 배선막형성공정은 약 100℃이상의 온도하에서 실행된다. 이와 같이, 상기 배선막의 증착공정에서 증착용 챔버내의 온도가 약 100℃이상으로 높아지는 것은 약 200℃의 온도에서 실행되는 가스제거공정(단계S1)을 거친 반도체기판이 바로 상기 챔버내로 이동되기 때문이다. 즉, 반도체기판자체의 온도에 의해서 상기 증착용 챔버내에서의 온도가 상승되는 것이다.
이와 같이, 계속적으로 진행되는 반도체기판상에서의 배선막형성공정은 물리적 증착법이 실행되는 챔버내의 온도가 실온보다 상당히 높기 때문에, 제2도에 도시되어 있는 바와 같이 콘택 영역내로 그 배선막 물질이 함몰되어 리플로우마진(reflow margin)이 적어지게 되는 문제를 야기한다.
제2도에서는 상술한 종래의 방법으로 배선막이 형성되어 있는 구조를 보여주고 있다. 제2도를 참고하면, 반도체기판(10)상에 배선막형성용 콘택홀이 형성된 소정패턴의 절연막(12)이 형성되어 있고, 그리고 상기 콘택홀내에 배선막(18)의 물질이 증착되어 있다. 그러나, 종래의 배선막형성방법에 있어서는 상술한 이유에 의거하여 배선막물질의 증착공정이 정상적으로 설정되어 있는 약 25℃의 실온보다 매우 높은 온도에서 실행되기 때문에, 상기 배선막물질이 콘택홀내에서는 크게 함몰되어 있는 것이다. 이와 같이 콘태홀내에서 함몰되는 배선막의 패턴은 결국 리플로우 공정에서 리플로우 마진을 적게 한다.
제3(a)도 내지 제3(d)도는 종래의 배선막형성방법을 설명하기 위하여 배선막이 형성되는 공정까지의 반도체장치의 제조방법을 보여주는 제조공정도이다.
제3(a)도와 제3(b)도를 참고하여, 실리콘웨이퍼인 반도체기판(10) 상에 절연막(12)을 형성하고, 그리고 사진공정에 의해서 상기 절연막(12)상에 소정 패턴의 감광막(14)을 형성하여 콘택영역을 정의한다.
이어, 제3(c)도에 도시된 바와 같이, 상기 감광막(14)의 패턴을 마스크로 사용하여 상기 절연막(12)을 선택적으로 제거하여, 콘택홀(16)을 형성한다.
마지막으로 상술한 종래의 배선막형성공정이 실행되어서, 제3(d)도에 도시된 바와 같은 배선막(18)이 형성된다. 구체적으로, 제3(c)도의 구조물을 갖는 반도체기판의 수분제거를 위하여, 먼저 진공증착기의 수분제거용 챔버내에서 가스제거공정이 약 200℃ 온도에서 실행된다. 이어 진공증착기의 증착용 챔버내에서 배선막물질의 증착이 약25℃의 실온에서 실행된다. 그러나, 상기 증착용 챔버내의 온도는 상술한 가스제거공정을 거친 반도체기판이 계속적으로 챔버내로 이동되어 그 반도체기판자체의 온도에 의해서 실온보다 매우 높은 온도(약 100℃이상)로 상승된다. 이와 같이, 증착용 챔버내의 온도가 높은 상태에서 증착이 실행되면, 제3(d)도에 도시된 바와 같이, 콘택홀(16)내에 충전되는 배선막(18)이 함몰되는 현상을 야기한다. 따라서, 후속하는 리플로우 공정에 대해서 리플로우 마진이 적어지게 되는 것이다.
상술한 반도체장치의 제조공정도에서는, 상기 배선막(18)에 대응하는 불순물주입영역이 반도체기판표면에 형성되는 공정은 생략되어 있다. 그러나, 일예로서 불순물주입영역을 형성하는 이온주입공정은 제3(c)도에 도시된 구조물에서 실행될 수 있다.
진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 또 다른 종래의 방법은, 제4도에 도시되어 있는 바와 같이, 반도체기판의 수분을 제거하기 위하여 수분제거용 챔버내의 약 350℃온도에서 실행되는 가스제거공정(단계 S41), 콘택홀내의 자연산화막(a natural oxide film)을 제거하기 위해 실행하는 RF(radio frequency) 에치백(etch back)을 실행하는 공정(단계 S42), 그리고 약 25℃의 실온으로 조절되어 있는 증착용 챔버내에서 물리적 증착법으로 배선막물질인 알루미늄을 반도체기판상에 형성된 콘택홀내에 채우는 증착공정(단계 S43)을 포함한다. 상기 가스제거공정은 진공증착기의 수분제거용 챔버에서 실행된다.
이러한 다른 종래의 배선막형성방법에 있어서, 상기 알루미늄의 증착공정(단계 S43)이 실행될 때, 증착용 챔버내로 놓여지는 처음 3-4매의 반도체기판은 약 25℃주변의 실온하에서 실행되지만, 그 이후에는 증착용 챔버내로 놓여지는 반도체기판자체의 온도에 의해서 챔버내이 온도가 약 100℃이상으로 상승된다. 그 결과, 반도체기판상의 배선막형성공정은 약 180℃이상의 온도하에서 실행된다. 이와 같이, 상기 배선막의 증착공정에서 증착용 챔버내의 온도가 약 180℃이상으로 높아지는 것은 약 350℃의 온도에서 실행되는 가스제거공정(단계 S41)을 거친 반도체기판이 RF 에치백공정(단계 S42)을 거친 다음 바로 상기 증착용 챔버내로 이동되기 때문이다. 즉, 배선막의 증착을 위하여 반도체기판이 상기 가스제거공정 후 RF 에치백공정을 거친 다음 증착용 챔버내로 이송되지만, 상기 RF 에치백공정도 약 350℃의 온도에서 실행된다.
따라서, 증착용 챔버의 온도가 실온이라 하더라도 상기 에치백 공정을 거친 반도체기판은 자체의 온도에 의해서 상기 증착용 챔버내 온도를 약 180℃이상으로 상승시킨다.
이와 같이, 진공증착기의 증착용 챔버내의 온도가 약 180℃이상일 때, 콘택홀내에 충전되는 배선막의 스텝 커버리지(step coverage)가 제5도에 도시되어 있는 바와 같이 나쁘다.
제5도에 도시된 바와 같이, 다른 종래의 방법으로 반도체기판상에 배선막을 형성하는 공정이 물리적 증착법이 실행되는 챔버내의 온도가 실온보다 상당히 높은 상태에서 실행되기 때문에, 콘택홀내로 충전되는 배선막물질이 크게 함몰되면서 반도체기판(10) 상에서의 두께(Tp)와 절연막(12)과의 폭(Wp)이 얇아져서 결국 스텝 커버리지를 저하시킨다. 제2도에 도시된 구성요소와 동일한 기능을 갖는 제5도의 구성요소들에 대해서는 동일한 참조번호를 병기한다.
제5도를 참고하면, 반도체기판(10)상에 배선막형성용 콘택홀이 형성된 소정패턴의 절연막(12)이 형성되어 있고, 그리고 상기 콘택홀내에 배선막(18)의 물질이 증착되어 있다. 그러나, 종래의 배선막형성방법에 있어서는 상술한 이유에 의거하여 배선막물질의 증착공정이 정상적으로 설정되어 있는 약 25℃의 실온보다 매우 높은 온도(약 180℃이상)에서 실행되기 때문에, 상기 배선막물질이 콘택홀내에서는 크게 함몰되는 것이다.
이와 같이 콘택홀내에서 크게 함몰되는 배선막은 결국 스텝 커버리지를 크게 저하시킨다.
이와 같이 종래의 방법으로 형성된 알루미늄의 배선막은, 제2도와 제5도에 도시되어 있는 바와 같이, 배선막의 증착공정이 실행될 때, 증착용 챔버내의 온도가 실온보다 높아지면 높아질수록 콘택홀내에서 배선막이 함몰되는 정도가 더욱 크게 되어, 리플로우 마진이 더욱 적어지게 되고 그리고 그 함몰 정도가 매우 크게 되면 스텝 커버리지가 매우 나쁘게 되는 문제점이 있었다.
본 발명의 목적은 상술한 문제점을 제거하기 위해 제안된 것으로서 반도체기판상에 형성된 콘택홀내에 배선막을 형성할 때 증착용 챔버내의 온도가 계속적으로 실온의 범위내에 있도록 가스제거공정 또는 에치백공정후 상기 반도체기판을 냉각한 다음 증착하도록 하는 반도체장치의 배선막형성방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일특징에 의하면, 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 반도체장치의 배선막형성 방법은, 상기 진공증착기의 수분제거용 챔버내에서 가스제거를 실행하는 공정과; 상기 수분제거용 챔버내의 온도를 저온으로 떨어 뜨려서 반도체기판자체의 온도를 저하시키는 냉각공정과; 실온에서 배선막을 콘택홀내에 그리고 반도체기판상에 증착하는 증착공정을 포함하는 것을 특징으로 한다.
이 방법에 있어서, 상기 증착공정 후, 고온에서 560℃의 온도에서 열처리하는 리플로우 공정을 부가한다.
이 방법에 있어서, 상기 가스제거공정은 약 200℃의 온도에서 실행된다.
이 방법에 있어서, 상기 가스제거공정후, 콘택홀내의 자연산화막을 제거하기 위해 에치백을 실행하는 에치백공정을 부가한다.
이 방법에 있어서, 상기 냉각 공정은 히터를 조절하여 상기 수분제거용 챔버내의 온도를 약 0-30℃의 범위내로 설정한다.
상술한 본 발명의 배선막형성방법에 의하면, 배선막의 증착공정이 실행될 때, 증착용 챔버내의 온도가 실온으로 항상 유지될 수 있기 때문에 정상적인 리플로우 마진과 그리고 스텝 커버리지가 양호한 배선막이 형성될 수 있다.
이하, 본 발명의 실시예를 첨부도면 제6도 내지 제10도에 의거하여 상세히 설명한다.
제7도와 제10도를 참조하면, 본 발명의 실시예에 따른 신규한 방법에 의해서 반도체기판(10)상에 형성된 콘택홀내에 충전되어 있는 배선막(28)은 리플로우 마진에 있어서 크고 그리고 스텝 커버리지에 있어서 매우 양호하다.
[실시예 1]
다음은, 제6도 내지 제8도를 참고하여 본 발명의 1실시예에 따른 배선막형성방법을 설명한다.
제6도에 의하면, 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 방법은, 반도체기판의 수분을 제거하기 위하여 수분제거용 챔버내의 200℃ 온도에서 실행되는 가스제거공정(단계 S61), 히터(heater)를 저온으로 설정하여 상기 가스제거공정에서 가열된 반도체기판의 온도를 약 0-30℃범위내로 떨어 뜨리는 냉각공정(단계 S62)과, 약 25℃의 실온으로 조절되어 잇는 증착용 챔버내에서 물리적 증착법으로 알루미늄을 반도체기판상에 형성된 콘택홀내에 채우는 증착공정(단계 S63) 및, 약 560℃의 온도에서 열처리하는 리플로우공정(단계 S64)을 포함한다.
이러한 본 발명의 제1실시예에 따른 배선막형성방법에 있어서, 상기 알루미늄의 증차공정(단계 S63)이 실행될 때, 증착용 챔버내로 이송되는 반도체기판은 상술한 냉각공정(단계 S62)에 의해서 일정온도로 떨어진 상태이기 때문에, 증착용 챔버내로 반도체기판이 계속해서 이송되어도 그 챔버내의 온도는 이미 설정된 실온을 계속 유지하게 된다.
이와 같이, 증착용 챔버내의 온도를 실온상태로 유지하면서, 배선막의 증착공정이 실행되면, 제7도에 도시된 바와 같이, 콘택홀내에서 반도체기판(20)상에 형성된 배선막(28)이 거의 함몰되어 있지 않다. 따라서, 리플로우 마진을 크게 유지하는 상태에서 상기 리플로우 공정(단계 S64)을 실행할 수 있게 된다.
제8(a)도 내지 제8(d)도는 본 발명의 제1실시예에 따른 배선막형성방법을 설명하기 위하여 배선막이 형성되는 공정까지의 반도체장치의 제조방법을 보여주는 제조공정도이다.
제8(a)도와 제8(d)도를 참고하여, 실리콘웨이퍼인 반도체기판(20) 상에 절연막(22)을 형성하고, 그리고 사진공정에 의해서 상기 절연막(22)상에 소정패턴의 감광막(24)을 형성하여 콘택영역을 정의한다.
이어, 제8(c)도에 도시된 바와 같이, 상기 감광막(24)의 패턴을 마스크로 사용하여 상기 절연막(22)을 선택적으로 제거하여, 콘택홀(26)을 형성한다.
마지막으로 상술한 종래의 배선막형성공정이 실행되어서, 제8(d)도에 도시된 바와 같은 배선막(88)이 형성된다. 구체적으로, 제8(c)도의 구조물을 갖는 반도체기판의 수분제거를 위하여, 먼저 진공증착기의 수분제거용 챔버내에서 가스제거공정이 약 200℃온도에서 실행된다. 이어, 상기 반도체기판(20)의 자체온도를 떨어뜨리기 위해서 냉각공정이 실행된 다음, 진공증착기의 증착용 챔버내에서 배선막물질의 증착이 약 25℃의 실온에서 실행된다. 이와 같이, 상기 증착용 챔버내의 온도는 상술한 가스제거공정을 거친 반도체기판이 일정온도로 저하된 상태에서 증착용 챔버내로 이동되기 때문에, 상기 증차공정중 증착용 챔버내의 온도가 설정된 실온을 계속 유지할 수 있게 된다. 따라서, 제8(d)도에 도시된 바와 같이 리플로우 마진이 큰 배선막(28)이 형성될 수 있다.
마찬가지로, 상술한 반도체장치의 제조공정에 있어서, 상기 배선막(28)에 대응하는 불순물주입영역이 반도체기판표면에 형성되는 공정은 생략되어 있다. 그러나, 일예로서 불순물주입영역을 형성하는 이온주입공정은 제8(c)도에 도시된 구조물에서 실행될 수 있다.
[실시예 2]
다음은 제9도와 제10도를 참고하여 본 발명의 제2실시예에 따른 배선막형성방법을 설명한다.
제9도에 의하면, 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 방법은, 반도체기판의 수분을 제거하기 위하여 수분제거용 챔버내의 350℃온도에서 실행되는 가스제거공정(단계 S91), 콘택홀내의 자연산화막을 제거하기 이해 실행되는 RF 에치백을 실행하는 공정(단계 S92)과, 히터를 저온으로 설정하여 상기 가스제거공정에서 가열된 반도체기판의 온도를 약 0-30℃범위내로 떨어 뜨리는 냉각 공정(단계 S93)과, 약 25℃의 실온으로 조절되어 있는 증착용 챔버내에서 물리적 증착법으로 알루미늄을 반도체기판상에 형성된 콘택홀내에 채우는 증착공정(단계S94)을 포함한다.
이러한 본 발명의 제2실시예에 따른 배선막형성방법에 있어서, 상기 알루미늄의 증착공정(단계 S94)이 실행될 때, 증착용 챔버내로 이송되는 반도체기판은 상술한 냉각공정(단계 S93)에 의해서 일정온도로 떨어진 상태이기 때문에, 증착용 챔버내로 반도체기판이 계속해서 이송되어도 그 챔버내의 온도는 이미 설정된 실온을 계속 유지하게 된다.
이와 같이, 증착용 챔버내의 온도를 실온상태로 유지하면서, 배선막의 증착공정이 실행되면, 제10도에 도시된 바와 같이, 콘택홀내에서 반도체기판(20) 상에 형성된 배선막(28)은 반도체기판(20) 상에서의 두께(Tp)와 절연막(22)과의 폭(Wp)이 종래의 방법에 의해서 형성되는 배선막보다 더욱 두껍게 형성되어서, 그의 스텝 커버리지가 양호하게 나타난다.
상술한 바와 같이, 본 발명의 배선막형성방법에 의하면, 배선막의 증착공정이 실행될 때, 증착용 챔버내의 온도가 실온으로 항상 유지될 수 있기 때문에 정상적인 리플로우 마진과 그리고 스텝 커버리지가 양호한 배선막이 형성될 수 있다.

Claims (5)

  1. 진공증착기를 사용하여 배선막을 반도체기판상에 형성하는 반도체장치의 배선막형성방법에 있어서, 상기 진공증착기의 수분제거용 챔버내에서 가스제거를 실행하는 공정과; 상기 수분제거용 챔버내의 온도를 저온으로 떨어 뜨려서 반도체기판자체의 온도를 저하시키는 냉각공정과; 실온에서 배선막을 콘택홀내에 그리고 반도체기판상에 증착하는 증착공정을 포함하는 것을 특징으로 하는 반도체장치의 배선막형성방법.
  2. 제1항에 있어서, 상기 증착공정후, 고온에서 560℃의 온도에서 열처리하는 리플로우공정(단계 S64)을 부가하는 것을 특징으로 하는 반도체장치의 배선막형성방법.
  3. 제1항에 있어서, 상기 가스제거공정은 약200℃의 온도에서 실행되는 것을 특징으로 하는 반도체장치의 배선막형성방법.
  4. 제1항에 있어서, 상기 가스제거공정후, 콘택홀내의 자연산화막을 제거하기 위해 에치백을 실행하는 에치백공정을 부가하는 것을 특징으로 하는 반도체장치의 배선막형성방법.
  5. 제1항에 있어서, 상기 냉각공정은 히터를 조절하여 상기 수분제거용 챔버내의 온도를 약 0-30℃의 범위내로 설정하는 것을 특징으로 하는 반도체장치의 배선막형성방법.
KR1019950039891A 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법 KR0163550B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법
TW085109129A TW297152B (en) 1995-11-06 1996-07-26 Method of making interconnection layer in semiconductor device
JP8216348A JPH09139385A (ja) 1995-11-06 1996-08-16 半導体装置の配線膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법

Publications (2)

Publication Number Publication Date
KR970030655A KR970030655A (ko) 1997-06-26
KR0163550B1 true KR0163550B1 (ko) 1999-02-01

Family

ID=19433061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법

Country Status (3)

Country Link
JP (1) JPH09139385A (ko)
KR (1) KR0163550B1 (ko)
TW (1) TW297152B (ko)

Also Published As

Publication number Publication date
TW297152B (en) 1997-02-01
KR970030655A (ko) 1997-06-26
JPH09139385A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
KR0138913B1 (ko) 집적회로의 상호 접속배치 제조방법
KR20010058774A (ko) 반도체 소자의 제조 방법
US4584761A (en) Integrated circuit chip processing techniques and integrated chip produced thereby
KR900001986B1 (ko) 다중 금속층 집적회로 제조방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR0163550B1 (ko) 반도체장치의 배선막 형성방법
US6066576A (en) Method for forming oxide using high pressure
US6291279B1 (en) Method for forming different types of MOS transistors on a semiconductor wafer
KR100780686B1 (ko) 반도체소자의 제조방법
US6306697B1 (en) Low temperature polysilicon manufacturing process
JPH04368125A (ja) 半導体装置及びその製造方法
KR100190194B1 (ko) 반도체 소자의 제조방법
US7097921B2 (en) Sandwich arc structure for preventing metal to contact from shifting
KR100403958B1 (ko) 폴리사이드구조의게이트전극형성방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100329792B1 (ko) 박막트랜지스터제조방법
KR930008862B1 (ko) 금속층의 힐록성장 억제를 위한 반도체소자 제조방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
JP3208067B2 (ja) 半導体装置の製造方法
KR100458294B1 (ko) 반도체소자의장벽금속층형성방법
KR0119907B1 (ko) 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법
JPH07122752A (ja) 薄膜トランジスタの製造方法
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR100357186B1 (ko) 반도체 소자의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee