KR930008862B1 - 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 - Google Patents
금속층의 힐록성장 억제를 위한 반도체소자 제조방법 Download PDFInfo
- Publication number
- KR930008862B1 KR930008862B1 KR1019910008141A KR910008141A KR930008862B1 KR 930008862 B1 KR930008862 B1 KR 930008862B1 KR 1019910008141 A KR1019910008141 A KR 1019910008141A KR 910008141 A KR910008141 A KR 910008141A KR 930008862 B1 KR930008862 B1 KR 930008862B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- aluminum oxide
- hillock
- aluminum
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 21
- 238000000992 sputter etching Methods 0.000 claims description 5
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- QKWPWLUSYXQCQD-UHFFFAOYSA-N [Ar].[O-2].[Al+3].[O-2].[O-2].[Al+3] Chemical compound [Ar].[O-2].[Al+3].[O-2].[O-2].[Al+3] QKWPWLUSYXQCQD-UHFFFAOYSA-N 0.000 claims 1
- 239000008367 deionised water Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 4
- 229910021641 deionized water Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 74
- 238000010438 heat treatment Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 금속층의 패턴과 콘택영역을 도시한 평면도.
제 2a 도 내지 제 2c 도는 본 발명의 실시예에 의해 금속층, 산화알루미늄층, 절연층, 금속층에 접속된 도전층을 형성하는 과정을 도시한 단면도.
제 3 도는 온도에 따라 금속층 표면에 성장되는 산화알루미늄층의 두께를 도시한 그래프도.
제 4 도는 시간에 따라 금속층 표면에 성장되는 산화알루미늄층의 두께를 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
1 : 금속층 2 : 포토레지스트
3 : 산화알루미늄(Al2O3)층 4 : 절연층
5 : 힐록(Hillock) 10A : 콘택홀
10 : 콘택영역
본 발명은 금속층 힐록(Hillock) 성장억제를 위한 반도체소자 제조방법에 관한 것으로, 특히 알루미늄에 실리콘이 첨가된 금속층을 사용한 경우 후속공정의 고온공정에서 금속층 표면에 힐록이 성장되는 것을 억제하기 위해 금속층 상부면에 산화알루미늄막(Al2O3)을 형성하는 반도체소자의 제조방법에 관한 것이다.
종래의 반도체 제조공정에서는 트랜지스터의 연결선으로 금속(Al+1% Si 재질을 사용하고 있는데 Al+1% Si 금속은 증착 및 식각과정을 거쳐 400~450℃ 정도의 열처리를 함으로써 안정된 Al+1% Si의 금속층을 형성하는데 열처리과정에서 Al과 Si의 열적팽창계수가 상이하여 금속층에는 힐록(Hillock)이라고 하는 돌기가 형성된다(Hillock 높이=1.5∼2㎛). 이 힐록은 고집적 소자에서 금속선과 금속선 사이를 근접시켜 소자의 생산량(YIELD) 손실을 가져올 뿐아니라 완성된 소자의 신뢰성 테스트에서 전기이동(ELECROMIGRATION)으로 인한 불량(FAIL)을 유발시킨다(여기서 주지할 것은 금속선의 측면 힐록으로 인한 영향이 특히 크다는 것이다).
최근에는 힐록억제 산화물(Hillock Suppression oxide)의 SiO2막을 열처리전에 300∼400℃에서 순간적으로 금속층에 성장시켜 힐록성장을 억제하던가, 200℃∼250℃ 정도에서 SiO2막을 열처리전에 금속막에 증착시켜 힐록성장을 억제하고 있다.
그러나, 상기한 종래기술에 SiO2를 순간적으로 성장시키는 장비가 고가이며 또한 SiH4와 N2O 개스를 플라즈마로 만들어 금속층 표면에 SiO2막을 형성함으로서 불필요한 입자가 발생하고, 아아크가 발생하는 등의 여러가지 문제점으로 인해 생산량이 떨어지게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 비교적 가격이 저렴한 스퍼터링 장비를 사용하고, 또한 용이한 방법으로 금속막의 힐록성장을 억제를 위해 금속층 상부면에 산화알루미늄막을 형성하는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 알루미늄에 실리콘이 포함된 금속층을 증착하고 패턴을 형성사는 단계와, 상기 금속층 표면에 자연적으로 성장된 산화알루미늄층을 제거하기 위하여 아르곤으로 스퍼터 에칭을 실시하는 단계와, 상기 금속층을 제정된 온도의 D.I수에 예정된 시간 넣어서 산화알루미늄층을 예정된 두께이상 성장시키는 단계로 이루어져 그로 인하여 열처리 공정 또는 후공정의 고온공정에서 금속층 표면에 힐록이 발생되지 않도록 하는 것을 특징으로 한다.
본 발명은 알루미늄에 1%의 실리콘이 포함된 금속층을 증착하고 패턴을 형성한 다음, 금속층 상부면에 아르곤(Ar)으로 스피터 에칭(Sputter Etching)을 실시하여 금속층 상부면에 자연적으로 성장된 산화알루미늄층을 제거하는 동시에 금속층을 거칠게 한 다음, 상기 금속층을 70℃ 이상의 D.I수(De Ionized Water)에 10분간 넣어서 산화알루미늄(Al2O3)층을 1500Å 정도이상 성장시킨 것이다. 따라서 금속층 상부에 비교적 두꺼운 산화알루미늄층이 성장되었기 때문에 후공정으로 열처리 또는 고온공정을 실시하여도 금속층에 힐록이 발생하지 않게 된다.
상기에서 알루미늄에 실리콘이 포함된 금속층을 증착하게 되면 금속층 표면에 산화알루미늄층이 대기중에서 자연적으로 10∼20Å 정도 성장하게 되지만 10∼20Å 두께의 산화알루미늄층으로 금속층의 열처리 공정 또는 후속의 고온 공정에서 힐록을 억제하지 못하기 때문에 아르곤을 이온화한 스퍼터 에칭으로 금속층 표면의 얇은 산화알루미늄층을 제거한 후 다시 산화알루미늄층을 두껍게 형성한 것이다.
이하의 도면에서는 본 발명의 제 1 실시예에 의해 금속층 상부면에 산화알루미늄층을 두껍게 형성하는 동시에 금속층 상부에서 접촉되는 도정층을 형성하기 위해 몇단계의 공정단계를 도시한 것이다.
제 1 도는 금속층(1)의 패턴과 이 금속층(1)의 예정된 부분에 콘택영역(10)을 도시한 평면도이다.
제 2a 도 내지 제 2c 도는 상기 제 1 도의 a-a' 단면을 도시한 도면이다.
제 2a 도는 절연층 또는 기판(도시안됨) 상부에 알루미늄에 1%의 실리콘이 포함된 금속층(1)을 증착하고, 마스크 패턴 공정으로 금속층(1)의 패턴을 형성한 다음, 금속층(1) 표면에 자연적으로 성장된 산화알루미늄층(도시안됨)을 Ar 스피터 에칭(R.F 전력 270Watt, Ar 압력 6.7mtorr, 에치시간 4분)으로 제거하는 동시에 금속층(1)을 70℃ 이상의 고온액 D.I수(De Ionized Water)에 10분 이상 넣어서 금속층(1) 표면에 예를들어 1500Å 이상 산화알루미늄(Al2O3)층(3)을 성장시킨 상태의 단면도이다.
제 2b 도는 상기 포토레지스트(2)를 제거하고, 상기 산화알루미늄층(3) 상부에 절연층(4) 예를들어 도프 또는 언도프된 SiO2또는 질화막등을 증착하고 콘택마스크를 이용하여 상기 예정된 콘택영역의 절연층(4)을 제거하여 콘택홀(10A)을 형성한 상태의 단면도이다. 여기서 절연층(4)을 증착하는 공정은 300∼450℃의 고온에서 실시됨으로 이때 금속층(1)의 표면에 힐룩(5)이 발생됨을 도시한다. 그러나 콘택영역에서 발생된 힐록(5)은 전혀 문제가 되지 않는다.
제 2c 도는 상기 콘택영역의 금속층(1)에 접속되는 도전층(6)을 증착하고 패턴을 형성한 상태의 단면도이다.
제 3 도는 D.I수에 금속층을 10분간 넣고 온도에 따라 산화알루미늄층의 성장두께를 도시한 그래프도로서, D.I수의 온도가 80℃일때 산화알루미늄층의 두께가 1850Å 정도 성장됨을 알 수 있다.
제 4 도는 D.I수의 온도를 80℃로 고정하고 금속층을 D.I수에 넣는 시간을 변화시킬 때 성장되는 산화알루미늄층의 두께를 도시한 것이다.
상기한 바와 같이 본 발명은 알루미늄에 실리콘이 포함된 금속층의 힐록발생을 억제하기 위하여 두꺼운 산화알루미늄층을 형성함으로서 고집적 소자에게 금속층과 또다른 금속층 사이의 간격을 안정하게 유지할 수 있고, 종래와 같이 고가의 장비를 사용하지 않고도 힐록을 억제할 수 있는 효과가 있다.
Claims (3)
- 알루미늄에 실리콘이 포힘된 금속층의 힐록성장 억제를 위한 반도체소자 제조방법에 있어서, 알루미늄에 실리콘이 포함된 금속층을 증착하고 패턴을 형성하는 단계와, 상기 금속층 표면에 자연적으로 성장된 산화알루미늄층을 제거하기 위하여 아르곤으로 스퍼터 에칭을 실시하는 단계와, 상기 금속층을 예정된 온도의 D.I수에 예정된 시간 넣어서 산화알루미늄층을 예정된 두게이상 성장시키는 단계로 이루어져 그로 인하여 열처리 공정 또는 후공정의 고온공정에서 금속층 표면에 힐록이 발생되지 않도록 하는 것을 특징으로 하는 금속층의 힐록 성장억제를 위한 반도체소자 제조방법.
- 제 1 항에 있어서, 상기 금속층을 70℃ 이상의 D.I수에 10분동안 넣어서 산화알루미늄층을 1500Å 이상 성장시키는 것을 특징으로 하는 금속층의 힐록 성장억제를 위한 반도체소자 제조방법.
- 제 1 항에 있어서, 상기 금속층 상부면에 도전층을 콘택하기 위하여, 금속층 표면에 자연적으로 성장된 산화알루미늄 아르곤 스퍼터 에칭을 실시하는 단계후에 금속층의 예정된 콘택영역 상부에 포토레지스트를 도포하는 단계와, 상기 금속층을 예정된 온도의 D.I수에 예정된 시간을 넣어서 산화알루미늄층을 예정된 두께 이상 성장시키는 단계와, 상기 포토레지스틀 제거하고 산화알루미늄층 상부에 절연층을 증착한 후 상기 콘택영역의 절연층을 제거하는 단계와, 금속층에 접속되는 도전층을 증착하고, 패턴하는 단계로 이루어져 그로인하여 예정된 콘택영역을 제외한 금속층 표면에 힐록이 발생되지 않도록 하는 것을 포함하는 것을 특징으로 하는 금속층의 힐록 성장억제를 위한 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008141A KR930008862B1 (ko) | 1991-05-20 | 1991-05-20 | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008141A KR930008862B1 (ko) | 1991-05-20 | 1991-05-20 | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022454A KR920022454A (ko) | 1992-12-19 |
| KR930008862B1 true KR930008862B1 (ko) | 1993-09-16 |
Family
ID=19314667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008141A KR930008862B1 (ko) | 1991-05-20 | 1991-05-20 | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008862B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004226890A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Display Technologies Corp | 液晶表示装置とその製造方法 |
-
1991
- 1991-05-20 KR KR1019910008141A patent/KR930008862B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022454A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| KR960013147B1 (ko) | 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법 | |
| KR20010058774A (ko) | 반도체 소자의 제조 방법 | |
| GB2071911A (en) | Forming oxide isolation regions in silicon | |
| US6306725B1 (en) | In-situ liner for isolation trench side walls and method | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| KR930008862B1 (ko) | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| KR19990003495A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100329787B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
| KR960002773B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100190194B1 (ko) | 반도체 소자의 제조방법 | |
| KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
| KR20000074692A (ko) | 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법 | |
| KR100402941B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR930002662B1 (ko) | 반도체 제조에서 미세 금속 배선의 형성 방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR960008523B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
| KR20020065396A (ko) | 반도체 장치 및 그 제조공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |