JPH11145279A - 窒化シリコン保護膜のピンホール除去方法 - Google Patents
窒化シリコン保護膜のピンホール除去方法Info
- Publication number
- JPH11145279A JPH11145279A JP9294520A JP29452097A JPH11145279A JP H11145279 A JPH11145279 A JP H11145279A JP 9294520 A JP9294520 A JP 9294520A JP 29452097 A JP29452097 A JP 29452097A JP H11145279 A JPH11145279 A JP H11145279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- forming
- oxide film
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000001681 protective effect Effects 0.000 title claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 17
- 239000012495 reaction gas Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002203 pretreatment Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000036571 hydration Effects 0.000 description 1
- 238000006703 hydration reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造の保護膜において、内部配線上
の有機金属を除去し、ピンホールの発生を抑制する保護
膜の形成方法を提供する。 【解決手段】 前処理としてプラズマ衝撃で誘電膜・金
属膜上の有機金属を除去するもので、反応ガスをＮＨ3
とＮ2 Ｏ、ガス圧を約２．５トル、パワーを約１００
Ｗ、電極ギャップを約４５０ミル、ＮＨ3 、Ｎ2 Ｏ流量
を約１００sccm、１６００sccmとする工程と、金属膜・
誘電膜上にパッド膜としての薄い酸化膜を形成するもの
で、ガス圧を約２．５トル、堆積パワーを約２４０Ｗ、
電極ギャップを約４３０ミル、Ｎ2 Ｏの流量を約１６０
０sccm、ＳｉＨ4 の流量を約９０sccmとする工程と、酸
化膜上に窒化シリコン膜をＣＶＤにより形成して保護膜
とするもので、ガス圧を約３．３５トル、パワーを約７
６０Ｗ、電極ギャップを約６５０ミル、反応ガスをＳｉ
Ｈ4 およびＮＨ3 、ＳｉＨ4 およびＮＨ3 の流量を約８
０sccm、約２７０sccmとする工程とを具備する。
の有機金属を除去し、ピンホールの発生を抑制する保護
膜の形成方法を提供する。 【解決手段】 前処理としてプラズマ衝撃で誘電膜・金
属膜上の有機金属を除去するもので、反応ガスをＮＨ3
とＮ2 Ｏ、ガス圧を約２．５トル、パワーを約１００
Ｗ、電極ギャップを約４５０ミル、ＮＨ3 、Ｎ2 Ｏ流量
を約１００sccm、１６００sccmとする工程と、金属膜・
誘電膜上にパッド膜としての薄い酸化膜を形成するもの
で、ガス圧を約２．５トル、堆積パワーを約２４０Ｗ、
電極ギャップを約４３０ミル、Ｎ2 Ｏの流量を約１６０
０sccm、ＳｉＨ4 の流量を約９０sccmとする工程と、酸
化膜上に窒化シリコン膜をＣＶＤにより形成して保護膜
とするもので、ガス圧を約３．３５トル、パワーを約７
６０Ｗ、電極ギャップを約６５０ミル、反応ガスをＳｉ
Ｈ4 およびＮＨ3 、ＳｉＨ4 およびＮＨ3 の流量を約８
０sccm、約２７０sccmとする工程とを具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路の製造
プロセスにおいて保護膜を形成する方法に関し、特に、
窒化シリコン保護膜のピンホール除去方法に関する。
プロセスにおいて保護膜を形成する方法に関し、特に、
窒化シリコン保護膜のピンホール除去方法に関する。
【０００２】
【従来の技術】集積回路の製造プロセスにおいて、素子
間を絶縁する分離領域が重要な役割を果たしているが、
一般的に集積回路を製造する場合、素子を形成する前に
分離領域を完成させた上で、後続プロセスを行ってい
る。そのうち、内部配線の形成もたいへん重要な工程で
あって、それにより素子間における信号の伝達経路を形
成するので、通常は、金属または合金を内部配線の材料
として採用している。
間を絶縁する分離領域が重要な役割を果たしているが、
一般的に集積回路を製造する場合、素子を形成する前に
分離領域を完成させた上で、後続プロセスを行ってい
る。そのうち、内部配線の形成もたいへん重要な工程で
あって、それにより素子間における信号の伝達経路を形
成するので、通常は、金属または合金を内部配線の材料
として採用している。
【０００３】現在、アルミニウムまたはアルミニウム合
金が、集積回路における内部配線として広く使用されて
いるが、多層配線構造においては、一般にアルミニウム
合金を利用してスパイキング（spiking ）の発生を防止
しており、通常は、アルミニウム金属中に少量の銅を加
えてエレクトロマイグレーション（electromigration）
を防止している。また、アルミニウム金属膜の多くがマ
グネトロンＤＣスッパタリング法により堆積されてお
り、その他には、内部配線用の金属としてタングステ
ン、チタンなどの金属が多用されている。
金が、集積回路における内部配線として広く使用されて
いるが、多層配線構造においては、一般にアルミニウム
合金を利用してスパイキング（spiking ）の発生を防止
しており、通常は、アルミニウム金属中に少量の銅を加
えてエレクトロマイグレーション（electromigration）
を防止している。また、アルミニウム金属膜の多くがマ
グネトロンＤＣスッパタリング法により堆積されてお
り、その他には、内部配線用の金属としてタングステ
ン、チタンなどの金属が多用されている。
【０００４】通常、内部配線の作製が完了してから、金
属内部配線上に絶縁膜としての誘電膜が形成されるが、
多層配線構造の最上膜となる誘電膜を保護膜あるいは表
面保護膜（パッシベーション膜ともいう。passivation
）と呼んでおり、この保護膜は絶縁膜であるほかに水
分の侵入などを防止する機能を備えている。
属内部配線上に絶縁膜としての誘電膜が形成されるが、
多層配線構造の最上膜となる誘電膜を保護膜あるいは表
面保護膜（パッシベーション膜ともいう。passivation
）と呼んでおり、この保護膜は絶縁膜であるほかに水
分の侵入などを防止する機能を備えている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来技
術の保護膜の形成方法においては、ピンホールが発生す
るという不都合があり、ピンホールの発生を抑制するこ
とが課題の１つとなっていた。そこで、この発明は、こ
のような課題を解決できる集積回路の多層配線保護膜を
形成する方法を提供することを目的とする。また、この
発明は、窒化シリコン保護膜のピンホール除去方法を提
供することをもう１つの目的としている。
術の保護膜の形成方法においては、ピンホールが発生す
るという不都合があり、ピンホールの発生を抑制するこ
とが課題の１つとなっていた。そこで、この発明は、こ
のような課題を解決できる集積回路の多層配線保護膜を
形成する方法を提供することを目的とする。また、この
発明は、窒化シリコン保護膜のピンホール除去方法を提
供することをもう１つの目的としている。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに、この発明は、まず誘電膜上に金属膜を形成して、
この金属膜により電気的な導通を行う内部配線とする。
金属膜としては、アルミニウム、チタン、タングステ
ン、銅、金、プラチナあるいは、これらの合金を採用す
ることができる。そして、金属膜上にフォトレジスト膜
を形成してから内部配線パターンを形成することによ
り、このパターニングされたフォトレジスト膜をマスク
として金属膜をエッチングして内部配線を形成する。次
に、上記フォトレジスト膜を除去する。ここで、前処理
として有機金属を除去するが、この前処理にはプラズマ
衝撃を採用するとともに、反応ガスをＮＨ3 およびＮ2
Ｏ、工程のガス圧を約２．５トル（Torrs ）、プラズマ
のパワーを約１００ワットの高周波（radio frequency
）範囲、電極ギャップ（サセプター距離 susceptor s
pacing ともいう）を約４５０ミル（１ミル＝１０００
分の１インチ＝０．０２５４ｍｍ。他も同様）、ＮＨ3
およびＮ2 Ｏガスの流量をそれぞれ１００ｓｃｃｍなら
びに１６００ｓｃｃｍとする。続いて、上記した金属膜
および誘電膜上に薄い酸化膜を形成するが、この酸化膜
をパッド膜として金属膜と後に形成する窒化シリコン膜
との間の応力を低減させるものであって、その工程のガ
ス圧を約２．５トル、堆積のパワーを約２４０ワットの
高周波範囲、電極ギャップを約４３０ミル、反応ガスＮ
2 Ｏの流量を約１６００ｓｃｃｍ、反応ガスＳｉＨ4 の
流量を約９０ｓｃｃｍとする。酸化膜上に窒化シリコン
膜を形成して保護膜とするが、この窒化シリコン膜を減
圧化学気相堆積法（low pressure chemical vapor depo
sition）またはプラズマ化学気相堆積法（plasma enhan
ce chemical vapor deposition）あるいは高密度プラズ
マ化学気相堆積法（high density plasma chemical va
por deposition）により形成し、工程のガス圧を約３．
３５トル、堆積パワーを約７６０ワット、電極ギャップ
を約６５０ミル、反応ガスをＳｉＨ4 およびＮＨ3 、ガ
スＳｉＨ4 およびＮＨ3 の流量をそれぞれ約８０ｓｃｃ
ｍならびに約２７０ｓｃｃｍという工程パラメーターと
することにより、保護膜中に発生するピンホール（pin
holes ）を有効に除去することができる。
めに、この発明は、まず誘電膜上に金属膜を形成して、
この金属膜により電気的な導通を行う内部配線とする。
金属膜としては、アルミニウム、チタン、タングステ
ン、銅、金、プラチナあるいは、これらの合金を採用す
ることができる。そして、金属膜上にフォトレジスト膜
を形成してから内部配線パターンを形成することによ
り、このパターニングされたフォトレジスト膜をマスク
として金属膜をエッチングして内部配線を形成する。次
に、上記フォトレジスト膜を除去する。ここで、前処理
として有機金属を除去するが、この前処理にはプラズマ
衝撃を採用するとともに、反応ガスをＮＨ3 およびＮ2
Ｏ、工程のガス圧を約２．５トル（Torrs ）、プラズマ
のパワーを約１００ワットの高周波（radio frequency
）範囲、電極ギャップ（サセプター距離 susceptor s
pacing ともいう）を約４５０ミル（１ミル＝１０００
分の１インチ＝０．０２５４ｍｍ。他も同様）、ＮＨ3
およびＮ2 Ｏガスの流量をそれぞれ１００ｓｃｃｍなら
びに１６００ｓｃｃｍとする。続いて、上記した金属膜
および誘電膜上に薄い酸化膜を形成するが、この酸化膜
をパッド膜として金属膜と後に形成する窒化シリコン膜
との間の応力を低減させるものであって、その工程のガ
ス圧を約２．５トル、堆積のパワーを約２４０ワットの
高周波範囲、電極ギャップを約４３０ミル、反応ガスＮ
2 Ｏの流量を約１６００ｓｃｃｍ、反応ガスＳｉＨ4 の
流量を約９０ｓｃｃｍとする。酸化膜上に窒化シリコン
膜を形成して保護膜とするが、この窒化シリコン膜を減
圧化学気相堆積法（low pressure chemical vapor depo
sition）またはプラズマ化学気相堆積法（plasma enhan
ce chemical vapor deposition）あるいは高密度プラズ
マ化学気相堆積法（high density plasma chemical va
por deposition）により形成し、工程のガス圧を約３．
３５トル、堆積パワーを約７６０ワット、電極ギャップ
を約６５０ミル、反応ガスをＳｉＨ4 およびＮＨ3 、ガ
スＳｉＨ4 およびＮＨ3 の流量をそれぞれ約８０ｓｃｃ
ｍならびに約２７０ｓｃｃｍという工程パラメーターと
することにより、保護膜中に発生するピンホール（pin
holes ）を有効に除去することができる。
【０００７】
【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。この発明は、保護膜の
品質を向上させる方法を開示するものであり、保護膜中
に発生していたピンホールを除去することができるの
で、集積回路製造プロセスの品質を向上させることがで
きるものである。
施例を図面に基づいて説明する。この発明は、保護膜の
品質を向上させる方法を開示するものであり、保護膜中
に発生していたピンホールを除去することができるの
で、集積回路製造プロセスの品質を向上させることがで
きるものである。
【０００８】図１において、Ｐ型あるいはＮ型の＜１０
０＞結晶方位を有するシリコン半導体ウェハー２上に公
知の半導体素子（図示せず）を形成してから、絶縁膜お
よび内部配線を所定のパターンに基づいてウェハー２上
に形成するが、誘電膜４上に電気的な導通を行う内部配
線となる金属膜６を形成する。この金属膜６としては、
アルミニウム、チタン、タングステン、銅、金、プラチ
ナあるいは、これらの合金を採用することができる。
０＞結晶方位を有するシリコン半導体ウェハー２上に公
知の半導体素子（図示せず）を形成してから、絶縁膜お
よび内部配線を所定のパターンに基づいてウェハー２上
に形成するが、誘電膜４上に電気的な導通を行う内部配
線となる金属膜６を形成する。この金属膜６としては、
アルミニウム、チタン、タングステン、銅、金、プラチ
ナあるいは、これらの合金を採用することができる。
【０００９】続いて、金属膜６上にフォトレジスト膜
（図示せず）を形成してから、内部配線のパターンを形
成し、パターニングされたフォトレジスト膜をマスクと
して金属膜６をエッチングすることによって内部配線を
形成する。この金属膜６の厚さを約６０００〜９０００
Åの範囲とし、内部配線を形成した後は、前記フォトレ
ジスト膜を除去する。この内部配線を形成する工程にお
いて、誘電膜４および金属膜６の表面にしばしば有機金
属が形成される。
（図示せず）を形成してから、内部配線のパターンを形
成し、パターニングされたフォトレジスト膜をマスクと
して金属膜６をエッチングすることによって内部配線を
形成する。この金属膜６の厚さを約６０００〜９０００
Åの範囲とし、内部配線を形成した後は、前記フォトレ
ジスト膜を除去する。この内部配線を形成する工程にお
いて、誘電膜４および金属膜６の表面にしばしば有機金
属が形成される。
【００１０】そこで、図２おいて、前処理として有機金
属を除去する必要があり、プラズマ衝撃によって有機金
属を除去する。反応ガスをＮＨ3 およびＮ2 Ｏ、工程の
ガス圧を約２．５トル、プラズマのパワーを約１００ワ
ットの高周波範囲、電極ギャップを約４５０ミル、ＮＨ
3 およびＮ2 Ｏガスの流量をそれぞれ１００ｓｃｃｍな
らびに１６００ｓｃｃｍとする。
属を除去する必要があり、プラズマ衝撃によって有機金
属を除去する。反応ガスをＮＨ3 およびＮ2 Ｏ、工程の
ガス圧を約２．５トル、プラズマのパワーを約１００ワ
ットの高周波範囲、電極ギャップを約４５０ミル、ＮＨ
3 およびＮ2 Ｏガスの流量をそれぞれ１００ｓｃｃｍな
らびに１６００ｓｃｃｍとする。
【００１１】図３において、前記した誘電膜４および金
属膜６上に薄い酸化膜８を形成するが、この酸化膜８を
パッド膜として金属膜６と後述する窒化シリコン膜との
応力を低減させるために形成するものであるとともに、
この酸化膜８を二酸化シリコンよりなるものとする。そ
の工程ガス圧を約約２．５トル、堆積パワーを約１００
ワットの高周波範囲、電極ギャップを約４３０ミル、反
応ガスＮ2 Ｏの流量を１６００ｓｃｃｍ、反応ガスＳｉ
Ｈ4 の流量を９０ｓｃｃｍ、堆積工程の温度を約２００
〜４００℃、酸化膜８の厚さを約３００〜３０００Åの
範囲とする。
属膜６上に薄い酸化膜８を形成するが、この酸化膜８を
パッド膜として金属膜６と後述する窒化シリコン膜との
応力を低減させるために形成するものであるとともに、
この酸化膜８を二酸化シリコンよりなるものとする。そ
の工程ガス圧を約約２．５トル、堆積パワーを約１００
ワットの高周波範囲、電極ギャップを約４３０ミル、反
応ガスＮ2 Ｏの流量を１６００ｓｃｃｍ、反応ガスＳｉ
Ｈ4 の流量を９０ｓｃｃｍ、堆積工程の温度を約２００
〜４００℃、酸化膜８の厚さを約３００〜３０００Åの
範囲とする。
【００１２】図４において、酸化膜８上に表面保護膜と
しての窒化シリコン膜１０を形成するが、この窒化シリ
コン膜１０を減圧化学気相堆積法（low pressure chemi
calvapor deposition）またはプラズマ化学気相堆積法
（plasma enhance chemicalvapor deposition）あるい
は高密度プラズマ化学気相堆積法（high density plasm
a chemical vapor deposition ）により形成し、工程の
ガス圧を約３．３５トル、堆積パワーを約７６０ワッ
ト、電極ギャップを約６５０ミル、反応ガスをＳｉＨ4
およびＮＨ3 、ガスＳｉＨ4 およびＮＨ3 の流量をそれ
ぞれ約８０ｓｃｃｍならびに約２７０ｓｃｃｍという工
程パラメーターとすることにより、表面保護膜１０中に
発生するピンホール（pin holes ）を有効に除去するこ
とができる。
しての窒化シリコン膜１０を形成するが、この窒化シリ
コン膜１０を減圧化学気相堆積法（low pressure chemi
calvapor deposition）またはプラズマ化学気相堆積法
（plasma enhance chemicalvapor deposition）あるい
は高密度プラズマ化学気相堆積法（high density plasm
a chemical vapor deposition ）により形成し、工程の
ガス圧を約３．３５トル、堆積パワーを約７６０ワッ
ト、電極ギャップを約６５０ミル、反応ガスをＳｉＨ4
およびＮＨ3 、ガスＳｉＨ4 およびＮＨ3 の流量をそれ
ぞれ約８０ｓｃｃｍならびに約２７０ｓｃｃｍという工
程パラメーターとすることにより、表面保護膜１０中に
発生するピンホール（pin holes ）を有効に除去するこ
とができる。
【００１３】以上のごとく、この発明を好適な実施例に
より開示したが、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに潤色が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならないものとする。
より開示したが、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに潤色が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならないものとする。
【００１４】
【発明の効果】上記のような構成により、この発明は、
半導体集積回路における保護膜の品質を向上させる方法
を開示するものであり、保護膜中に発生していたピンホ
ールを有効に除去することができるので、集積回路製造
プロセスの品質を向上させることができるとともに、半
導体デバイスの歩留まりを向上させることができるの
で、きわめて産業上の利用価値が高いものである。
半導体集積回路における保護膜の品質を向上させる方法
を開示するものであり、保護膜中に発生していたピンホ
ールを有効に除去することができるので、集積回路製造
プロセスの品質を向上させることができるとともに、半
導体デバイスの歩留まりを向上させることができるの
で、きわめて産業上の利用価値が高いものである。
【図１】 この発明にかかる製造プロセスで形成された
金属膜の説明断面図である。
金属膜の説明断面図である。
【図２】 この発明にかかる製造プロセスで前処理を行
う状況を示した説明断面図である。
う状況を示した説明断面図である。
【図３】 この発明にかかる製造プロセスで金属膜上に
酸化膜を形成した状況を示した説明断面図である。
酸化膜を形成した状況を示した説明断面図である。
【図４】 この発明にかかる製造プロセスで酸化膜上に
窒化シリコン膜を形成した状況を示した説明断面図であ
る。
窒化シリコン膜を形成した状況を示した説明断面図であ
る。
２ シリコン半導体ウェハー（ウェハー） ４ 誘電膜（絶縁膜） ６ 金属膜（内部配線） ８ 酸化膜（パッド膜） １０ 窒化シリコン膜（保護膜／表面保護膜）
Claims (22)
- 【請求項１】 半導体ウェハー上に保護膜を形成する方
法であって、前記ウェハー上に誘電膜を形成して絶縁膜
とするものにおいて、前記した誘電膜上に導電膜を形成
するステップと、前記した導電膜上にフォトレジスト膜
を形成して、内部配線のパターンを作成するステップ
と、プラズマによる前処理として前記した内部配線上の
有機金属を除去するとともに、その反応ガスをＮＨ3 お
よびＮ2 Ｏとするステップと、前記した内部配線および
誘電膜上に酸化膜を形成しパッド膜とするステップと、
前記した酸化膜上に窒化シリコン膜を形成するステップ
とを具備する窒化シリコン保護膜のピンホール除去方
法。 - 【請求項２】 上記した前処理が、その工程圧力を約
２．５トルとするものである請求項１記載の窒化シリコ
ン保護膜のピンホール除去方法。 - 【請求項３】 上記した前処理が、その工程パワーを１
００ワットとするものである請求項１記載の窒化シリコ
ン保護膜のピンホール除去方法。 - 【請求項４】 上記した前処理が、その反応ガスＮ2 Ｏ
の流量を約１６００ｓｃｃｍとするものである請求項１
記載の窒化シリコン保護膜のピンホール除去方法。 - 【請求項５】 上記した前処理が、その反応ガスＮＨ3
の流量を１００ｓｃｃｍとするものである請求項１記載
の窒化シリコン保護膜のピンホール除去方法。 - 【請求項６】 上記した前処理が、その電極ギャップを
約４５０ミルとするものである請求項１記載の窒化シリ
コン保護膜のピンホール除去方法。 - 【請求項７】 上記した酸化膜が、化学気相堆積法によ
り形成され、その反応ガスをＮ2 ＯおよびＳｉＨ4 とす
るものである請求項１記載の窒化シリコン保護膜のピン
ホール除去方法。 - 【請求項８】 上記した反応ガスＮ2 Ｏが、その流量を
約１６００ｓｃｃｍとするものである請求項７記載の窒
化シリコン保護膜のピンホール除去方法。 - 【請求項９】 上記した反応ガスＳｉＨ4 が、その流量
を約９０ｓｃｃｍとするものである請求項７記載の窒化
シリコン保護膜のピンホール除去方法。 - 【請求項１０】 上記した酸化膜の形成が、その工程パ
ワーを２４０ワットとするものである請求項７記載の窒
化シリコン保護膜のピンホール除去方法。 - 【請求項１１】 上記した酸化膜の形成が、その電極ギ
ャップを約４３０ミルとするものである請求項７記載の
窒化シリコン保護膜のピンホール除去方法。 - 【請求項１２】 上記した酸化膜の形成が、その工程圧
力を約２．５トルとするものである請求項７記載の窒化
シリコン保護膜のピンホール除去方法。 - 【請求項１３】 上記した酸化膜の形成が、その工程温
度を約２００〜４００℃とするものである請求項７記載
の窒化シリコン保護膜のピンホール除去方法。 - 【請求項１４】 上記した窒化シリコン膜が、減圧化学
気相堆積法、プラズマ化学気相堆積法、高密度プラズマ
化学気相堆積法のいずれかを利用して形成されるもので
ある請求項１記載の窒化シリコン保護膜のピンホール除
去方法。 - 【請求項１５】 上記した化学気相堆積法の反応ガス
が、ＳｉＨ4 およびＮＨ3 である請求項１４記載の窒化
シリコン保護膜のピンホール除去方法。 - 【請求項１６】 上記した反応ガスＳｉＨ4 が、その流
量を約２７０ｓｃｃｍとするものである請求項１５記載
の窒化シリコン保護膜のピンホール除去方法。 - 【請求項１７】 上記した反応ガスＮＨ3 が、その流量
を約８０ｓｃｃｍとするものである請求項１５記載の窒
化シリコン保護膜のピンホール除去方法。 - 【請求項１８】 上記した窒化シリコン膜の形成が、そ
の工程パワーを約７６０ワットとするものである請求項
１４記載の窒化シリコン保護膜のピンホール除去方法。 - 【請求項１９】 上記した窒化シリコン膜の形成が、そ
の電極ギャップを約６５０ミルとするものである請求項
１４記載の窒化シリコン保護膜のピンホール除去方法。 - 【請求項２０】 上記した窒化シリコン膜の形成が、そ
の工程温度を約２００〜４００℃とするものである請求
項１４記載の窒化シリコン保護膜のピンホール除去方
法。 - 【請求項２１】 上記した導電膜が、アルミニウム金属
である請求項１記載の窒化シリコン保護膜のピンホール
除去方法。 - 【請求項２２】 上記した酸化膜の形成が、更に、前処
理として熱処理工程を含むものである請求項１記載の窒
化シリコン保護膜のピンホール除去方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294520A JPH11145279A (ja) | 1997-10-27 | 1997-10-27 | 窒化シリコン保護膜のピンホール除去方法 |
| US08/984,354 US6103639A (en) | 1997-10-27 | 1997-12-03 | Method of reducing pin holes in a nitride passivation layer |
| CN98106228A CN1125484C (zh) | 1997-10-27 | 1998-04-07 | 在半导体芯片上形成保护层的方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294520A JPH11145279A (ja) | 1997-10-27 | 1997-10-27 | 窒化シリコン保護膜のピンホール除去方法 |
| US08/984,354 US6103639A (en) | 1997-10-27 | 1997-12-03 | Method of reducing pin holes in a nitride passivation layer |
| CN98106228A CN1125484C (zh) | 1997-10-27 | 1998-04-07 | 在半导体芯片上形成保护层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145279A true JPH11145279A (ja) | 1999-05-28 |
Family
ID=27179185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294520A Pending JPH11145279A (ja) | 1997-10-27 | 1997-10-27 | 窒化シリコン保護膜のピンホール除去方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6103639A (ja) |
| JP (1) | JPH11145279A (ja) |
| CN (1) | CN1125484C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014518A (ja) * | 2001-06-29 | 2003-01-15 | Denso Corp | フローセンサ |
| JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436966B1 (en) * | 1997-10-27 | 2002-08-20 | Takeda Chemical Ind., Ltd. | Adenosine A3 receptor antagonists |
| DE10335099B4 (de) * | 2003-07-31 | 2006-06-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verbessern der Dickengleichförmigkeit von Siliziumnitridschichten für mehrere Halbleiterscheiben |
| US7696089B1 (en) * | 2004-05-11 | 2010-04-13 | Johnson Research & Development Co., Inc. | Passivated thin film and method of producing same |
| CN100442459C (zh) * | 2005-11-24 | 2008-12-10 | 上海华虹Nec电子有限公司 | 自对准硅化物阻挡层的制作工艺方法 |
| CN101937928B (zh) * | 2010-06-28 | 2012-04-25 | 启东吉莱电子有限公司 | 一种消除穿通光刻针孔危害的可控硅结构生产方法 |
| JP6076969B2 (ja) * | 2011-06-17 | 2017-02-08 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ピンホールフリー誘電体薄膜製造 |
| CN107086174B (zh) * | 2017-04-17 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 改善顶层金属层的黏附强度的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262279A (en) * | 1990-12-21 | 1993-11-16 | Intel Corporation | Dry process for stripping photoresist from a polyimide surface |
| US5753319A (en) * | 1995-03-08 | 1998-05-19 | Corion Corporation | Method for ion plating deposition |
| US5807787A (en) * | 1996-12-02 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation |
-
1997
- 1997-10-27 JP JP9294520A patent/JPH11145279A/ja active Pending
- 1997-12-03 US US08/984,354 patent/US6103639A/en not_active Expired - Lifetime
-
1998
- 1998-04-07 CN CN98106228A patent/CN1125484C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014518A (ja) * | 2001-06-29 | 2003-01-15 | Denso Corp | フローセンサ |
| JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1231510A (zh) | 1999-10-13 |
| US6103639A (en) | 2000-08-15 |
| CN1125484C (zh) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JPH10280154A (ja) | プラズマ化学気相成長装置 | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JPH0837165A (ja) | Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JP3399798B2 (ja) | 半導体装置の製造方法 | |
| JPH1098041A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| US6426016B1 (en) | Method for etching passivation layers and antireflective layer on a substrate | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR930008862B1 (ko) | 금속층의 힐록성장 억제를 위한 반도체소자 제조방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR960008523B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100250725B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JP2000228403A (ja) | アルミ配線の形成方法 | |
| KR20040037836A (ko) | 반도체 소자의 비트라인 형성방법 | |
| JP2002222812A (ja) | 半導体装置 |