JP3399798B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3399798B2 JP3399798B2 JP23941197A JP23941197A JP3399798B2 JP 3399798 B2 JP3399798 B2 JP 3399798B2 JP 23941197 A JP23941197 A JP 23941197A JP 23941197 A JP23941197 A JP 23941197A JP 3399798 B2 JP3399798 B2 JP 3399798B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- forming
- tungsten
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にＴｉＮ膜上に良質なタングステン膜を
成膜することができる半導体装置の製造方法に関する。
方法に係り、特にＴｉＮ膜上に良質なタングステン膜を
成膜することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、シリコン基板上にタングステン膜
を形成する場合、シリコン基板とタングステン膜との密
着性をよくするために、シリコン基板上にスパッタ法に
よりＴｉ膜、ＴｉＮ膜を順に形成し、この後ＴｉＮ膜上
にタングステン膜を形成していた。
を形成する場合、シリコン基板とタングステン膜との密
着性をよくするために、シリコン基板上にスパッタ法に
よりＴｉ膜、ＴｉＮ膜を順に形成し、この後ＴｉＮ膜上
にタングステン膜を形成していた。
【０００３】通常、タングステン膜は、ＷＦ6ガス及び
ＳｉＨ4ガス等を原料ガスとして用いたＣＶＤ（Chemica
l Vapor Deposition)法により成膜される。このような
ＣＶＤ法によるタングステン膜の成膜では、ＷＦ6のＳ
ｉＨ4還元反応によりタングステンの核がＴｉＮ膜表面
に形成された後、Ｈ2還元によりＴｉＮ膜上にタングス
テン膜が成膜される。
ＳｉＨ4ガス等を原料ガスとして用いたＣＶＤ（Chemica
l Vapor Deposition)法により成膜される。このような
ＣＶＤ法によるタングステン膜の成膜では、ＷＦ6のＳ
ｉＨ4還元反応によりタングステンの核がＴｉＮ膜表面
に形成された後、Ｈ2還元によりＴｉＮ膜上にタングス
テン膜が成膜される。
【０００４】しかし、上記の方法によりタングステン膜
を成膜すると、スパッタ法により形成されたＴｉＮ膜は
多孔性であるためＷＦ6がＴｉＮ膜の孔を通じてＴｉ膜
に達し、Ｔｉ膜に達したＷＦ6がＴｉにより還元され、
ＴｉＮ膜の孔の近傍においてＴｉ膜とＴｉＮ膜との界面
でタングステンの結晶が生成されてしまう。これによ
り、ＴｉＮ膜の孔の近傍のＴｉＮ膜が剥がれてしまい、
剥がれたＴｉＮ膜近傍のタングステン膜にボルケーノ
（volcano）と称される火山の噴火口状の領域が発生し
てしまう。特にコンタクトホールにてシリコン基板とタ
ングステン膜とを接続する場合には、コンタクトホール
の側面に形成されるＴｉＮ膜の膜厚が薄いため、ＷＦ6
がＴｉＮ膜の孔を通じてＴｉ膜に達しやすく、このため
ボルケーノが発生しやすくなっていた。
を成膜すると、スパッタ法により形成されたＴｉＮ膜は
多孔性であるためＷＦ6がＴｉＮ膜の孔を通じてＴｉ膜
に達し、Ｔｉ膜に達したＷＦ6がＴｉにより還元され、
ＴｉＮ膜の孔の近傍においてＴｉ膜とＴｉＮ膜との界面
でタングステンの結晶が生成されてしまう。これによ
り、ＴｉＮ膜の孔の近傍のＴｉＮ膜が剥がれてしまい、
剥がれたＴｉＮ膜近傍のタングステン膜にボルケーノ
（volcano）と称される火山の噴火口状の領域が発生し
てしまう。特にコンタクトホールにてシリコン基板とタ
ングステン膜とを接続する場合には、コンタクトホール
の側面に形成されるＴｉＮ膜の膜厚が薄いため、ＷＦ6
がＴｉＮ膜の孔を通じてＴｉ膜に達しやすく、このため
ボルケーノが発生しやすくなっていた。
【０００５】上記のようなボルケーノの発生を防止する
ために、従来は、Ｔｉ膜とＴｉＮ膜とを成膜した後に窒
素ガス中にて熱処理して、ＴｉＮ膜近傍領域のＴｉ膜を
窒化していた。ＴｉＮ膜近傍領域の窒化されたＴｉ膜で
は、ＴｉＮ膜の孔を通じてＷＦ6が達してもＴｉにより
ＷＦ6が還元されることはないので、ＴｉＮ膜が剥がれ
ることはなく、タングステン膜にボルケーノは発生しな
い。
ために、従来は、Ｔｉ膜とＴｉＮ膜とを成膜した後に窒
素ガス中にて熱処理して、ＴｉＮ膜近傍領域のＴｉ膜を
窒化していた。ＴｉＮ膜近傍領域の窒化されたＴｉ膜で
は、ＴｉＮ膜の孔を通じてＷＦ6が達してもＴｉにより
ＷＦ6が還元されることはないので、ＴｉＮ膜が剥がれ
ることはなく、タングステン膜にボルケーノは発生しな
い。
【０００６】
【発明が解決しようとする課題】しかしながら、ＴｉＮ
膜及びＴｉ膜に熱処理をすると、ＴｉＮ膜表面に活性サ
イトが発生してしまう。この活性サイトは、ＴｉＮ膜表
面に拡散したＴｉ又はＴｉＮのダングリング・ボンドや
ＴｉＮ膜のマイクロ・クラック等によるものと考えられ
る。活性サイトではタングステンの結晶の核が形成され
やすいので、ＣＶＤ法によりタングステン膜を成膜する
際に活性サイトを核としてタングステンの結晶が大きく
成長して結晶性異物が発生してしまう。タングステン膜
に結晶性異物が発生すると、タングステン膜をエッチン
グによりパターニングしてタングステン膜の配線を形成
する際に、結晶性異物がエッチングされずに残ってしま
い、配線ショート等の製造不良を引き起こしてしまうこ
とがあった。
膜及びＴｉ膜に熱処理をすると、ＴｉＮ膜表面に活性サ
イトが発生してしまう。この活性サイトは、ＴｉＮ膜表
面に拡散したＴｉ又はＴｉＮのダングリング・ボンドや
ＴｉＮ膜のマイクロ・クラック等によるものと考えられ
る。活性サイトではタングステンの結晶の核が形成され
やすいので、ＣＶＤ法によりタングステン膜を成膜する
際に活性サイトを核としてタングステンの結晶が大きく
成長して結晶性異物が発生してしまう。タングステン膜
に結晶性異物が発生すると、タングステン膜をエッチン
グによりパターニングしてタングステン膜の配線を形成
する際に、結晶性異物がエッチングされずに残ってしま
い、配線ショート等の製造不良を引き起こしてしまうこ
とがあった。
【０００７】本発明の目的は、ＴｉＮ膜上に良質なタン
グステン膜を成膜することができる半導体装置の製造方
法を提供することにある。
グステン膜を成膜することができる半導体装置の製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、下地基板上
にＴｉ膜を形成するＴｉ膜形成工程と、前記Ｔｉ膜表面
を窒化する窒化工程と、前記Ｔｉ膜上にＴｉＮ膜をスパ
ッタ法により形成するＴｉＮ膜形成工程と、前記ＴｉＮ
膜上にタングステン膜をＣＶＤ法により形成するタング
ステン膜形成工程とを有することを特徴とする半導体装
置の製造方法により達成される。これにより、ＴｉＮ膜
近傍領域のＴｉ膜を窒化することによりＷＦ６のＴｉ還
元反応を防ぎ、また、熱処理を行っていないためＴｉＮ
膜表面に活性サイトが発生することがないので、ＴｉＮ
膜上に良好なタングステン膜を形成することができる。
にＴｉ膜を形成するＴｉ膜形成工程と、前記Ｔｉ膜表面
を窒化する窒化工程と、前記Ｔｉ膜上にＴｉＮ膜をスパ
ッタ法により形成するＴｉＮ膜形成工程と、前記ＴｉＮ
膜上にタングステン膜をＣＶＤ法により形成するタング
ステン膜形成工程とを有することを特徴とする半導体装
置の製造方法により達成される。これにより、ＴｉＮ膜
近傍領域のＴｉ膜を窒化することによりＷＦ６のＴｉ還
元反応を防ぎ、また、熱処理を行っていないためＴｉＮ
膜表面に活性サイトが発生することがないので、ＴｉＮ
膜上に良好なタングステン膜を形成することができる。
【０００９】また、上記目的は、半導体基板上に導電膜
を形成する導電膜形成工程と、前記導電膜上にＴｉ膜を
形成するＴｉ膜形成工程と、前記Ｔｉ膜表面を窒化する
窒化工程と、前記Ｔｉ膜上に第１のＴｉＮ膜を形成する
第１ＴｉＮ膜形成工程と、前記第１のＴｉＮ膜上に絶縁
膜を形成する絶縁膜形成工程と、前記絶縁膜をパターニ
ングして、前記第１のＴｉＮ膜に達するコンタクトホー
ルを形成するコンタクトホール形成工程と、前記コンタ
クトホール内に露出した前記ＴｉＮ膜上、及び前記絶縁
膜上に第２のＴｉＮ膜をスパッタ法により形成する第２
ＴｉＮ膜形成工程と、前記第２のＴｉＮ膜上にタングス
テン膜をＣＶＤ法により形成するタングステン膜形成工
程とを有することを特徴とする半導体装置の製造方法に
より達成される。これにより、ＴｉＮ膜近傍領域のＴｉ
膜を窒化することによりＷＦ６のＴｉ還元反応を防止
し、また、熱処理を行っていないためＴｉＮ膜表面に活
性サイトが発生することがないので、ＴｉＮ膜上に良好
なタングステン膜を形成することができる。また、Ｔｉ
膜を窒化することによりＷＦ６が導電膜に達しにくくな
るので、導電膜がＷＦ６により浸食されるのを防ぐこと
ができる。
を形成する導電膜形成工程と、前記導電膜上にＴｉ膜を
形成するＴｉ膜形成工程と、前記Ｔｉ膜表面を窒化する
窒化工程と、前記Ｔｉ膜上に第１のＴｉＮ膜を形成する
第１ＴｉＮ膜形成工程と、前記第１のＴｉＮ膜上に絶縁
膜を形成する絶縁膜形成工程と、前記絶縁膜をパターニ
ングして、前記第１のＴｉＮ膜に達するコンタクトホー
ルを形成するコンタクトホール形成工程と、前記コンタ
クトホール内に露出した前記ＴｉＮ膜上、及び前記絶縁
膜上に第２のＴｉＮ膜をスパッタ法により形成する第２
ＴｉＮ膜形成工程と、前記第２のＴｉＮ膜上にタングス
テン膜をＣＶＤ法により形成するタングステン膜形成工
程とを有することを特徴とする半導体装置の製造方法に
より達成される。これにより、ＴｉＮ膜近傍領域のＴｉ
膜を窒化することによりＷＦ６のＴｉ還元反応を防止
し、また、熱処理を行っていないためＴｉＮ膜表面に活
性サイトが発生することがないので、ＴｉＮ膜上に良好
なタングステン膜を形成することができる。また、Ｔｉ
膜を窒化することによりＷＦ６が導電膜に達しにくくな
るので、導電膜がＷＦ６により浸食されるのを防ぐこと
ができる。
【００１０】また、上記の半導体装置の製造方法におい
て、前記窒化工程では、窒素プラズマ処理により前記Ｔ
ｉ膜表面を窒化することが望ましい。また、上記の半導
体装置の製造方法において、前記窒化工程では、窒化ガ
ス中で加熱することにより前記Ｔｉ膜表面を窒化するこ
とが望ましい。
て、前記窒化工程では、窒素プラズマ処理により前記Ｔ
ｉ膜表面を窒化することが望ましい。また、上記の半導
体装置の製造方法において、前記窒化工程では、窒化ガ
ス中で加熱することにより前記Ｔｉ膜表面を窒化するこ
とが望ましい。
【００１１】
［第１実施形態］本発明の第１実施形態による半導体装
置の製造方法を図１を用いて説明する。図１は、本実施
形態による半導体装置の製造方法を示す工程断面図であ
る。まず、図１（ａ）に示すように、シリコン基板１０
上にシリコン酸化膜１２を形成し、コンタクトホール１
４の形状にパターニングして、下地基板を形成する。
置の製造方法を図１を用いて説明する。図１は、本実施
形態による半導体装置の製造方法を示す工程断面図であ
る。まず、図１（ａ）に示すように、シリコン基板１０
上にシリコン酸化膜１２を形成し、コンタクトホール１
４の形状にパターニングして、下地基板を形成する。
【００１２】次に、露出したシリコン基板１０上、及び
シリコン酸化膜１２上に、スパッタ法により、膜厚３０
ｎｍのＴｉ膜１６を形成する。この後、温度４００℃、
気圧１Ｔｏｒｒ、電力３００Ｗの条件で、６０秒間の窒
素プラズマ処理を行い、Ｔｉ膜１６表面を窒化する。
（図１（ｂ）参照）。次に、スパッタ法により、膜厚５
０ｎｍのＴｉＮ膜１８を成膜する（図１（ｃ）参照）。
シリコン酸化膜１２上に、スパッタ法により、膜厚３０
ｎｍのＴｉ膜１６を形成する。この後、温度４００℃、
気圧１Ｔｏｒｒ、電力３００Ｗの条件で、６０秒間の窒
素プラズマ処理を行い、Ｔｉ膜１６表面を窒化する。
（図１（ｂ）参照）。次に、スパッタ法により、膜厚５
０ｎｍのＴｉＮ膜１８を成膜する（図１（ｃ）参照）。
【００１３】次に、ＣＶＤ法により、ＴｉＮ１８上に膜
厚３５０ｎｍのタングステン膜２２を成膜する。反応室
内の温度は４１５℃に設定し、原料ガスはＷＦ6ガス及
びＳｉＨ4ガスを用いる。ＷＦ6ガスの流量は例えば２０
０ｓｃｃｍ、ＳｉＨ4ガスの流量は例えば１５ｓｃｃｍ
に設定する。なお、ＴｉＮ膜１８近傍領域のＴｉ膜１６
は窒化されているので、ＷＦ6がＴｉＮ膜１８の孔を通
じてＴｉ膜１６に達してもＷＦ6がＴｉにより還元され
ることがなく、ＴｉＮ膜１８が剥がれることがないので
ボルケーノが発生することはない。また、熱処理を行っ
ていないため、ＴｉＮ膜１８表面に活性サイトが発生す
ることもない。従って、ＴｉＮ膜１８上に、良好なタン
グステン膜２２が形成される。（図１（ｄ）参照）。
厚３５０ｎｍのタングステン膜２２を成膜する。反応室
内の温度は４１５℃に設定し、原料ガスはＷＦ6ガス及
びＳｉＨ4ガスを用いる。ＷＦ6ガスの流量は例えば２０
０ｓｃｃｍ、ＳｉＨ4ガスの流量は例えば１５ｓｃｃｍ
に設定する。なお、ＴｉＮ膜１８近傍領域のＴｉ膜１６
は窒化されているので、ＷＦ6がＴｉＮ膜１８の孔を通
じてＴｉ膜１６に達してもＷＦ6がＴｉにより還元され
ることがなく、ＴｉＮ膜１８が剥がれることがないので
ボルケーノが発生することはない。また、熱処理を行っ
ていないため、ＴｉＮ膜１８表面に活性サイトが発生す
ることもない。従って、ＴｉＮ膜１８上に、良好なタン
グステン膜２２が形成される。（図１（ｄ）参照）。
【００１４】このように、本実施形態によれば、ＴｉＮ
膜近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ
還元反応を防ぎ、また、熱処理を行っていないためＴｉ
Ｎ膜表面に活性サイトが発生することがないので、Ｔｉ
Ｎ膜上に良好なタングステン膜を形成することができ
る。なお、本発明者が測定を行ったところ、結晶性異物
の数は３０個／φ８″ｗａｆｅｒ、ボルケーノの数は０
個／φ８″ｗａｆｅｒであった。従来の半導体装置の製
造方法では、熱処理を行わなかった場合には、結晶性異
物の数は２８個／φ８″ｗａｆｅｒと少ない反面、ボル
ケーノの数は非常に多く、熱処理を行った場合には、ボ
ルケーノの数は０個／φ８″ｗａｆｅｒと少ない反面、
結晶性異物の数は７２８個／φ８″ｗａｆｅｒと非常に
多かったので、本実施形態では結晶性異物の数とボルケ
ーノの数との両者を少なくできることがわかる。
膜近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ
還元反応を防ぎ、また、熱処理を行っていないためＴｉ
Ｎ膜表面に活性サイトが発生することがないので、Ｔｉ
Ｎ膜上に良好なタングステン膜を形成することができ
る。なお、本発明者が測定を行ったところ、結晶性異物
の数は３０個／φ８″ｗａｆｅｒ、ボルケーノの数は０
個／φ８″ｗａｆｅｒであった。従来の半導体装置の製
造方法では、熱処理を行わなかった場合には、結晶性異
物の数は２８個／φ８″ｗａｆｅｒと少ない反面、ボル
ケーノの数は非常に多く、熱処理を行った場合には、ボ
ルケーノの数は０個／φ８″ｗａｆｅｒと少ない反面、
結晶性異物の数は７２８個／φ８″ｗａｆｅｒと非常に
多かったので、本実施形態では結晶性異物の数とボルケ
ーノの数との両者を少なくできることがわかる。
【００１５】［第２実施形態］本発明の第２実施形態に
よる半導体装置の製造方法を図２及び図３を用いて説明
する。図２及び図３は、本実施形態による半導体装置の
製造方法を示す工程断面図である。図１に示す第１実施
形態による半導体装置の製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
よる半導体装置の製造方法を図２及び図３を用いて説明
する。図２及び図３は、本実施形態による半導体装置の
製造方法を示す工程断面図である。図１に示す第１実施
形態による半導体装置の製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
【００１６】本実施形態による半導体装置の製造方法
は、Ａｌ配線に接続するタングステン・プラグを形成す
ることに主な特徴がある。まず、図２（ａ）に示すよう
に、スパッタ法により、膜厚８００ｎｍのＡｌ膜２４を
形成する。次に、Ａｌ膜２４上に、スパッタ法により、
膜厚３０ｎｍのＴｉ膜１６を形成する。この後、温度４
００℃、気圧１Ｔｏｒｒ、電力３００Ｗの条件で、６０
秒間の窒素プラズマ処理を行い、Ｔｉ膜１６表面を窒化
する（図２（ｂ）参照）。
は、Ａｌ配線に接続するタングステン・プラグを形成す
ることに主な特徴がある。まず、図２（ａ）に示すよう
に、スパッタ法により、膜厚８００ｎｍのＡｌ膜２４を
形成する。次に、Ａｌ膜２４上に、スパッタ法により、
膜厚３０ｎｍのＴｉ膜１６を形成する。この後、温度４
００℃、気圧１Ｔｏｒｒ、電力３００Ｗの条件で、６０
秒間の窒素プラズマ処理を行い、Ｔｉ膜１６表面を窒化
する（図２（ｂ）参照）。
【００１７】次に、スパッタ法により、膜厚１００ｎｍ
のＴｉＮ膜２６を形成する（図２（ｃ）参照）。次に、
ＴｉＮ膜２６上に、プラズマＣＶＤ法により、シリコン
酸化膜１２を形成し、コンタクトホール１４の形状にパ
ターニングする（図２（ｄ）参照）。次に、露出したＴ
ｉＮ膜２６上、及びシリコン酸化膜１２上に、スパッタ
法により膜厚５０ｎｍのＴｉＮ膜１８を形成する（図３
（ａ）参照）。
のＴｉＮ膜２６を形成する（図２（ｃ）参照）。次に、
ＴｉＮ膜２６上に、プラズマＣＶＤ法により、シリコン
酸化膜１２を形成し、コンタクトホール１４の形状にパ
ターニングする（図２（ｄ）参照）。次に、露出したＴ
ｉＮ膜２６上、及びシリコン酸化膜１２上に、スパッタ
法により膜厚５０ｎｍのＴｉＮ膜１８を形成する（図３
（ａ）参照）。
【００１８】次に、ＣＶＤ法により、ＴｉＮ膜１８上に
膜厚８００ｎｍのタングステン膜を成膜する。反応室内
の温度は４１５℃に設定し、原料ガスはＷＦ6ガス及び
ＳｉＨ4ガスを用いる。ＷＦ6ガスの流量は例えば２００
ｓｃｃｍ、ＳｉＨ4ガスの流量は例えば１５ｓｃｃｍに
設定する。なお、ＴｉＮ膜２６近傍領域のＴｉ膜１６は
窒化されているので、ＷＦ6がＴｉＮ膜１８、２６の孔
を通じてＴｉ膜１６に達してもＷＦ6がＴｉにより還元
されることがなく、ＴｉＮ膜１８、２６が剥がれること
がないのでボルケーノが発生することがない。また、熱
処理を行っていないため、ＴｉＮ膜１８表面に活性サイ
トが発生することもない。従って、ＴｉＮ膜１８上に良
好なタングステン膜２２が形成される。（図３（ｂ）参
照）。
膜厚８００ｎｍのタングステン膜を成膜する。反応室内
の温度は４１５℃に設定し、原料ガスはＷＦ6ガス及び
ＳｉＨ4ガスを用いる。ＷＦ6ガスの流量は例えば２００
ｓｃｃｍ、ＳｉＨ4ガスの流量は例えば１５ｓｃｃｍに
設定する。なお、ＴｉＮ膜２６近傍領域のＴｉ膜１６は
窒化されているので、ＷＦ6がＴｉＮ膜１８、２６の孔
を通じてＴｉ膜１６に達してもＷＦ6がＴｉにより還元
されることがなく、ＴｉＮ膜１８、２６が剥がれること
がないのでボルケーノが発生することがない。また、熱
処理を行っていないため、ＴｉＮ膜１８表面に活性サイ
トが発生することもない。従って、ＴｉＮ膜１８上に良
好なタングステン膜２２が形成される。（図３（ｂ）参
照）。
【００１９】このように、本実施形態によれば、ＴｉＮ
膜近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ
還元反応を防止し、また、熱処理を行っていないためＴ
ｉＮ膜表面に活性サイトが発生することがないので、Ｔ
ｉＮ膜上に良好なタングステン膜を形成することができ
る。また、Ｔｉ膜を窒化することによりＷＦ6がＡｌ膜
に達しにくくなるので、Ａｌ膜がＷＦ6により浸食され
るのを防ぐことができる。
膜近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ
還元反応を防止し、また、熱処理を行っていないためＴ
ｉＮ膜表面に活性サイトが発生することがないので、Ｔ
ｉＮ膜上に良好なタングステン膜を形成することができ
る。また、Ｔｉ膜を窒化することによりＷＦ6がＡｌ膜
に達しにくくなるので、Ａｌ膜がＷＦ6により浸食され
るのを防ぐことができる。
【００２０】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。例えば、第１及び第２
実施形態において、窒素プラズマ処理の代わりに、ＮＨ
3等の窒化ガス中で加熱してもよい。ただし、第２実施
形態においては、Ａｌ配線が溶化することのないよう、
４５０℃以下に加熱することが望ましい。
限らず種々の変形が可能である。例えば、第１及び第２
実施形態において、窒素プラズマ処理の代わりに、ＮＨ
3等の窒化ガス中で加熱してもよい。ただし、第２実施
形態においては、Ａｌ配線が溶化することのないよう、
４５０℃以下に加熱することが望ましい。
【００２１】
【発明の効果】以上の通り、本発明によれば、ＴｉＮ膜
近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ還
元反応を防ぎ、また、熱処理を行っていないためＴｉＮ
膜表面に活性サイトが発生することがないので、ＴｉＮ
膜上に良好なタングステン膜を形成することができる。
近傍領域のＴｉ膜を窒化することによりＷＦ6のＴｉ還
元反応を防ぎ、また、熱処理を行っていないためＴｉＮ
膜表面に活性サイトが発生することがないので、ＴｉＮ
膜上に良好なタングステン膜を形成することができる。
【００２２】また、本発明によれば、Ｔｉ膜を窒化する
ことによりＷＦ6がＡｌ膜に達しにくくなるので、Ａｌ
膜がＷＦ6により浸食されるのを防ぐことができる。
ことによりＷＦ6がＡｌ膜に達しにくくなるので、Ａｌ
膜がＷＦ6により浸食されるのを防ぐことができる。
【図１】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図２】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図３】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
１０…シリコン基板
１２…シリコン酸化膜
１４…コンタクトホール
１６…Ｔｉ膜
１８…ＴｉＮ膜
２２…タングステン膜
２４…Ａｌ膜
２６…ＴｉＮ膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/285 301
H01L 21/3205
H01L 21/768
Claims (4)
- 【請求項１】 下地基板上にＴｉ膜を形成するＴｉ膜形
成工程と、 前記Ｔｉ膜表面を窒化する窒化工程と、 前記Ｔｉ膜上にＴｉＮ膜をスパッタ法により形成するＴ
ｉＮ膜形成工程と、 前記ＴｉＮ膜上にタングステン膜をＣＶＤ法により形成
するタングステン膜形成工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 半導体基板上に導電膜を形成する導電膜
形成工程と、 前記導電膜上にＴｉ膜を形成するＴｉ膜形成工程と、 前記Ｔｉ膜表面を窒化する窒化工程と、 前記Ｔｉ膜上に第１のＴｉＮ膜を形成する第１ＴｉＮ膜
形成工程と、 前記第１のＴｉＮ膜上に絶縁膜を形成する絶縁膜形成工
程と、 前記絶縁膜をパターニングして、前記第１のＴｉＮ膜に
達するコンタクトホールを形成するコンタクトホール形
成工程と、 前記コンタクトホール内に露出した前記ＴｉＮ膜上、及
び前記絶縁膜上に第２のＴｉＮ膜をスパッタ法により形
成する第２ＴｉＮ膜形成工程と、 前記第２のＴｉＮ膜上にタングステン膜をＣＶＤ法によ
り形成するタングステン膜形成工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 前記窒化工程では、窒素プラズマ処理により前記Ｔｉ膜
表面を窒化することを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項１又は２記載の半導体装置の製造
方法において、 前記窒化工程では、窒化ガス中で加熱することにより前
記Ｔｉ膜表面を窒化することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23941197A JP3399798B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23941197A JP3399798B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187272A JPH1187272A (ja) | 1999-03-30 |
| JP3399798B2 true JP3399798B2 (ja) | 2003-04-21 |
Family
ID=17044384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23941197A Expired - Fee Related JP3399798B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399798B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424389B1 (ko) * | 2001-06-28 | 2004-03-25 | 동부전자 주식회사 | 반도체 장치의 콘택/비아 제조방법 |
| KR100446300B1 (ko) | 2002-05-30 | 2004-08-30 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2013128062A (ja) | 2011-12-19 | 2013-06-27 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1997
- 1997-09-04 JP JP23941197A patent/JP3399798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187272A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740508B2 (ja) | 窒化チタンのプラズマエンハンスアニール処理 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP4103461B2 (ja) | 成膜方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JPH01191778A (ja) | タングステン被着法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3399798B2 (ja) | 半導体装置の製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |