TW297152B - Method of making interconnection layer in semiconductor device - Google Patents

Method of making interconnection layer in semiconductor device Download PDF

Info

Publication number
TW297152B
TW297152B TW085109129A TW85109129A TW297152B TW 297152 B TW297152 B TW 297152B TW 085109129 A TW085109129 A TW 085109129A TW 85109129 A TW85109129 A TW 85109129A TW 297152 B TW297152 B TW 297152B
Authority
TW
Taiwan
Prior art keywords
temperature
semiconductor substrate
manufacturing
chamber
vapor deposition
Prior art date
Application number
TW085109129A
Other languages
English (en)
Inventor
Iii-Hwan Jeoun
Tae-Sang Lee
Young-Suk Jeong
Poong-Yun Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW297152B publication Critical patent/TW297152B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 1 [發明所屬之技術領域] 本發明係關於半導體裝置之製造,更詳而言,係關於 製造良好的互連導線層之方法。 [以往之技術] 在半導體裝置之結構中,金屬互連導線層之材質主要 係使用鋁。實質上鋁是能符合諸如:良好的導電率、對二 氧化矽的優越附著力、圖型形成之容易性、高純度、以及 與矽基板之優越的電氣接觸等條件之全部》 一般而言,金屬膜形成技術主要係使用眞空蒸鍍法。 爲了此種使用眞空蒸鍍法來形成互連導線層,則在眞空蒸 鍍機內實施氣體去除工程後,再實行鋁之蒸鍍及重流 (reflow)工程。 具體而言,使用眞空蒸鍍機在半導體基板上製造互連 導線層之方法,如圖1所示,係包括:爲去除半導體基板 之水分以2 0 0 °C所實行之氣體去除工程(步驟S 1 ),在調 整成約25 °C室溫之蒸鍍用小室(depositing chamber) 內藉物理性蒸鍍法(PVD)將鋁一面塡充於形成在半導體 基板上之接觸孔內,一面蒸鍍之工程(步驟S 2 ),以及以 約5 6 0 °C之溫度作熱處理之重流工程(步驟S 3 )。該氣體 去除工程係在眞空蒸鍍機之水分去除用小室實行。 [發明欲解決之問題] -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------1T------苎 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裝 A7 B7 i、發明説明() 2 如上述之以往之互連導線層的製造方法中,實行該鋁 之蒸鍍工程時,放置於蒸鍍用小室內之最初之3-4張半導 體基板之蒸鍍,係約在25 °C附近之室溫下進行,但其後 則因放置在蒸鍍用小室內之半導體本身之溫度,小室內溫 度會上升至約1〇〇 °C以上。結果,半導體基板上之互連導 線層形成工程實際上是在約1〇〇 °C以上之溫度下實行。如 此,於該互連導線層之蒸鍍工程時蒸鏟用小室內之溫度會 高到約1 0 0 °C以上之原因,係在於經由以約2 0 0 °C溫度下 所實行之氣體去除工程之半導體基板是立刻移動至該小室 內之緣故。亦即,因爲半導體基板本身之溫度,導致在該 蒸鍍小室內時之溫度會上升。 如上述,對於繼續地進行之半導體基板上之互連導線 製造工程,由於實行物理性蒸鍍法之小室內溫度較室溫爲 相當高,如圖2所示,會招致其互連導線層物質凹陷於接 觸孔區域內而使重流邊際(r e f 1 〇 w m a r g i η )減少之問 題。 圖2係表示互連導線層以傳統方法所製成之結構。由 圖2可知,既在半導體基板10上形成了形成有互連導線層 形成用接觸孔之預定圖型(pattern)之絕緣膜12,也在 該接觸孔內蒸鍍了互連導線層18之物質。然而傳統之互 連配線層製造方法中,基於上述理由,其互連導線層物質 之蒸鍍工程係在比正常地所設定之約2 5 °C之室溫非常高 的溫度下實行,因此,該互連導線層物質就在接觸孔內造 -4- 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) ----------1------、玎------線( : - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消费合作社印製 A7 . ___ B7 _ 五、發明説明() 3 成大的凹陷。如此在接觸孔內凹陷之互連配線層之圖型, 由結果來看,會減少重流工程時之重流邊際。 圖3A至圖3D係爲說明以往之互連導線層製造方法而 表示直至形成互連導線層之工程之半導體裝置製造方法之 製造工程圖。 參考圖3A和圖3B,在半導體基板10上形成絕緣膜 12,並以光刻工程在該絕緣膜12上形成預定圖型之光敏 膜14以劃出接觸區域。接著,如圖3C所示,藉使用該光 敏膜14之圖型作爲光罩之蝕刻法選擇性地去除該絕緣膜 1 2,即可形成接觸孔1 6。 最後,實施上述以往之互連導線層形成工程,即得 以製出如圖3 D所示之互連導線層1 8。 上述之半導體裝置之製造工程圖中,在半導體基板表 面形成對應於該互連導線層1 8之雜質注入區域之工程係 予以省略。但是,舉一個例子來說,形成雜子注入區域之 離子注入工程可以圖3 C所示結構物實行。 使用眞空蒸鍍機在半導體基板上形成互連導線層之其 他以往之方法,如圖4所示,係包括:〜爲.去除半導體基板 之水分而以水分去除用小室內;度下實行之氣 體去除工程(步驟S41),爲去除接觸孔內之自然氧化膜所 實行之RF(射頻,radio frequency)回触刻(etch back)之實行工程(步驟S42),以及藉物理性蒸鍍法在調 整爲約25 °C室溫之蒸鍍用小室內將互連導線層物質,即 鋁塡充於形成在半導體基板上之接觸孔內之蒸鍍工程(步 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線一 經濟部中央標準局員工消費合作社印裝 A7 _B7__ 五、發明説明() 4 驟S43)。其中該氣體去除工程係在眞空蒸鍍機之水分去 除用小室內實行。 這樣的其他之以往之互連導線層製造方法中,於實行 該鋁蒸鍍工程(步驟S43)之際,最初放置在蒸鍍用小室內 之3〜4張之半導體基板,係在約25 °C之周圍溫度下實 行,但其後則因放置在蒸鍍用小室之半導體基板本身之溫 度,小室內之溫度會上升至約180°C以上。結果,半導體 基板上之互連導線層形成工程就在約1 8 0 °C以上之溫度下 實行。如此,於該互連導線層之蒸鍍工程中蒸鍍用小室內 之溫度會升高至約180 °C以上之原因,係在於經由於約 3 5 0 °C之溫度下所實行之氣體去除工程(步驟S 4 1 )之半導 體基板,再經由RF回蝕刻工程(步驟S42)後,立刻被移 動至該蒸鍍用小室之緣故。換言之,爲蒸鍍互連導線層, 該半導體基板,係經由該氣體去除工程後,再經由R F回 蝕刻工程,被移送至蒸鍍用小室內,惟,該R F回蝕刻工 程亦係在約3 5 0 °C之溫度下實行。 因此,蒸鍍用小室之溫度即使爲室溫,但由於經過該 回蝕刻工程之半導體基板本身之溫度,仍會使該蒸鍍用小 室內溫度上升至約1 8 0 °C以上。 如上述,眞空蒸鍍機之蒸鍍用小室內溫度爲約1 8 0 °C 以上時,塡充於接觸孔內之互連導線層之階覆蓋(step coverage)並不佳,如圖5所示。 如圖5所示,以其他以往之方法在半導體基板上形成 互連導線層之工程,其實行物理性蒸鍍法之小室內之溫度 -6- 本紙張尺度適用中國國家標準(CNS > A4規格(2丨0 X 297公釐) ----------^------iT------.^ (請先閱讀背面之注意事項再填湾本頁) B7 i、發明説明() 5 係以比較室溫相當高的狀態下實行,因此,被塡充在接觸 孔內之互連導線層物質會大大地凹陷,使其在半導體基板 10上之厚度Τρ及和絕緣膜12之寬度Wp變薄,結果,導 致階覆蓋降低。圖5中對於與圖2所示之構成要素具有相 同功能之構成要素係註上相同符號。 參考圖5,可知既在半導體基板1〇上形成有形成了互 連導線層形成用接觸孔之預定圖型之絕緣膜12,也在該 接觸孔內蒸鍍了互連導線層18之物質。然於以往之互連 導線層形成方法中,基於上述理由,由於互連導線層物質 之蒸鍍工程係在比正常的設定溫度約25 °C之室溫極爲高 的溫度(約1 8 0 °C以上)下實行,所以該互連導線層物質在 接觸孔內則會大大地凹陷。如此,在接觸孔內大大地凹陷 之互連導線層,結局將造成階覆蓋大幅地降低。 如上述,由以往之方法所製造之鋁互連導線層,如圖 2和圖5所示,於實行互連導線層之蒸鍍工程之際,蒸鍍 用小室內之溫度愈比室溫愈高,互連導線層在接觸孔內凹 陷之程度則愈更大,使重流邊際變得更少,而該凹陷程度 變成非常大時,則會造成階覆蓋極其地惡化之問題。 經濟部中央榡準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) [爲解決問題之方法] 本發明之目的即在爲消除上述問題點而提供一種在半 導體基板上所形成之接觸孔內形成互連導線層時令蒸鍍用 小室內之溫度繼續在常溫之範圍內進行氣體去除工程,或 經回蝕刻工程後,將該半導體基板加以冷卻後再行蒸鍍之 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 6 半導體裝置之互連導線層的製造(形成)方法。 根據爲達成上述目的之本發明之一特徵,其使用具備 水分去除用小室之眞空蒸鍍機而在半導體基板上形成互連 導線層之半導體裝置之互連導線層的製造方法,係包括: 在放置有該半導體基板之該水分去除用小室內以預定溫度 實行氣體去除之工程,將該水分去除用小室內之預定溫度 降低於常溫以使半導體基板本身之溫度降低之冷卻工程, 以及在該室溫狀態之半導體基板上蒸鍍互連導線層之蒸鍍 工程。 於此方法中,於蒸鍍工程後再加上5 0 0〜6 5 0 °C之範 圍內,最好是以約5 6 0 °C之溫度進行熱處理之重流 (reflow)工程。 於此方法中,該氣體去除工程係在150〜600 °C之範 圍內,最好是以約2 0 0 °C之溫度下實行。 於此方法中,於氣體去除工程後再加上實行回蝕刻之 回蝕刻工程俾去除半導體基板上之自然氧化膜。 於此方法中,該冷卻工程係調整加熱器來使該蒸鍍用 小室內之溫度設定於約〇〜3 0 °C之範圍內。 根據上述之本發明之互連導線層的製造方法,由於實 行互連導線層之蒸鍍工程時,蒸鍍用小室內溫度能夠經常 維持於室溫,所以能形成正常的重流邊際,及階覆蓋良好 的互連導線層。 [實施例] -8- 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 線{ 經濟部中央標準局員工消費合作社印製 A7 __B7____ 五、發明説明(7 ) 以下,根據附圖圖6至圖10詳細說明本發明之實施 例。 參照圖7和圖1 0,依本發明之實施例所新創之方法, 係包括將因爲高溫之氣體去除工程而上升之半導體基板 2 0溫度予以降低至低溫後,蒸鍍金屬互連導線層之工 程。其結果,由於該金屬互連導線層之蒸鍍工程能在室溫 下實行,所以再經由後續之重流工程該金屬互連導線層即 可具有大的重流邊際,且具有良好的階覆蓋。 實施例1 下面將參照圖6至圖8說明按照本發明第1實施例之互 連導線層製造(形成)方法。 根據圖6,爲了在半導體基板上以使用眞空蒸鏟機來 形成互連導線層,首先,以150〜600 °C之範圍內,最好 是以約2 0 0 °C之溫度下在水分去除用小室內實行氣體去除 工程(步驟S61),以去除半導體基板表面之水分,並將加 熱器設定於低溫,以令該氣體去除工程所加熱之半導體基 板溫度降低於約0〜30°C之範圍內(步驟S62),而在調整 成約25 °C室溫之蒸鍍用小室內藉物理性蒸鍍法將鋁塡充 於半導體基板上形成之接觸孔內(步驟S63)。最後,在 500〜600 °C之範圍內,最好是以約560 °C溫度下將該被 蒸鍍之鋁膜加以熱處理,使其重流(步驟S64)。 根據如上述之本發明第1實施例之互連導線層製造方 法中’於實行該鋁蒸鍍工程時,被移送到蒸鍍用小室內之 -9- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------{------1T------^ ί (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 £7__ 五、發明説明(8 ) 半導體基板係處於由上述冷卻工程所降低至一定溫度之狀 態,所以即使陸續有半導體基板移送至蒸鍍用小室內,但 該小室內溫度仍能繼續維持於已經設室之室溫。 如圖7所示,在接觸孔內形成在半導體基板20上之互 連導線層2 8幾乎並未凹陷。因此,可以維持大的重流邊 際之狀態下實行上述重流工程。 圖8A至圖8D係爲了說明根據本發明第1實施例之互 連導線層製造方法而表示直至形成了互連導線層之工程之 半導體裝置製造方法之製造工程圖。 參考圖8A和圖8B,在半導體基板20上形成絕緣膜 22,並藉光刻工程在該絕緣膜2 2上形成預定圖型之光敏 膜2 4以劃分接觸區域。接著,如圖8 C所示,若藉由使用 該光敏膜24之圖型爲光罩之蝕刻工程選擇性地去除該絕 緣膜22時,即可形成接觸孔2 6。 最後,實行上述之本發明互連導線層形成工程,如圖 8 D所示,即得以製得重流邊際大而階覆蓋良好的互連導 線層28。具體而言,爲了去除具有圖8C之結構物之半導 體基板水分,首先,在眞空蒸鍍機之水分去除用小室內以 1 5 0 ~ 6 5 0 °C之範圍內,最好是以約2 0 0 °C溫度下實行氣 體去除工程。其次,爲降低該半導體基板20之本身溫度 而實行冷卻工程後,再在眞空蒸鍍機之蒸鍍用小室內以約 25 °C之室溫下實行互連導線層物質之蒸鍍。如此,該蒸 鍍用小室內之溫度,由於經由上述氣體去除工程之半導體 基板以被降低至一定溫度之狀態移動至蒸鍍用小室內,所 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
,1T 經濟部中央標準局負工消費合作社印掣 A7 ___B7_ 五、發明説明(9 ) 以’該蒸鍍工程中蒸鍍用小室內之溫度得以繼續維持於設 定之溫度。因此’如圖8 D所示,可形成重流邊際大的互 連導線層28。這是因爲如上述,對於連續供應之半導體 基板之互連導線層蒸鍍工程係經常在室溫下實行之故》 於上述半導體裝置之製造工程中,在半導體基板表面 形成對應於活性區域之雜質注入區域之工程,雖被省略, 然用來形成與該互連導線層28成電連接之雜質注入領域 之離子注入工程,可以圖8C所示結構物實行之。 實施例2 其次,參考圖9和圖10,說明根據本發明之第二實施 例之互連導線層製造方法。 根據圖9,使用眞空蒸鍍機在半導體基板上形成互連 導線層之方法,係包括:爲去除半導體基板之水分而於水 分去除用小室內之350 °C下實行之氣體去除工程(步驟 S91),實行爲去除接觸孔內之自然氧化膜而實行的RF回 蝕刻之工程(步驟S92),將加熱器設定於低溫而將由該氣 體去除工程所加熱之半導體基板之溫度降低於約0〜30 °C 之範圍內之冷卻工程(步驟S93),以及在調整爲約25 °C 室溫之蒸鍍用小室內藉物理性蒸鍍法將鋁塡充於在半導體 基板上所形成之接觸孔內之蒸鍍工程(步驟S 9 4 )。 [發明之效果] -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------ί------IT------Μ . (請先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _B7____ 五、發明説明(10 ) 依照這樣的本發明第二實施例之互連導線層製造方法 中,於實施上述鋁蒸鍍工程(步驟S94)時,被移送到蒸鑛 用小室內之半導體基板,係處於經由該冷卻工程(步驟 S93)被降低爲一定溫度之狀態,因此,即使將半導體基 板繼續往蒸鍍用小室移送,該小室內溫度仍得以繼續維持 已經設定之室溫。 如上述,若一面將蒸鍍用小室內溫度維持室溫狀態, 一面實行互連導線層之蒸鍍工程時,如圖10所示,在接 觸孔內形成在半導體基板20上之互連導線層28,其在半 導體基板20上之厚度Tp及與絕緣膜22之寬度Wp則比由 以往之方法所形成之互連導線層更厚而呈現良好的階覆 。 如上述,依照本發明之互連導線層製造方法,實行互 連導線層之蒸鍍工程時,由於蒸鍍用小室內之溫度能夠經 常維持於室溫,所以可製造出正常的重流邊際,及階覆蓋 良好的互連導線層。 [圖面之簡單說明] 圖1爲表示依照以往之方法在半導體基板上形成互連 導線層之工程順序圖。 圖2爲表示依照圖1所示以往之方法形成有互連導線 層之半導體裝置之結構剖面圖。 圖3A至圖3D爲表示依照上述以往之方法在半導體基 板上形成互連導線層之製造工程圖。 -12- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 線! 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(H ) 圖4爲表示依照其他以往之方法在半導體基板上形成 互連導線層之工程順序圖。 圖5爲表示依照圖4所示其他以往之方法形成有互連 導線層之半導體裝置之結構剖面圖。 圖6爲表示依照本發明之實施例在半導體基板上形成 互連導線層之方法順序圖。 圖7爲表示依照圖6所示本發明之互連導線層所形成 方法形成有互連導線層之半導體裝置之結構剖面圖。 圖8A至圖8D爲表示依照本發明之方法在半導體基板 上形成互連導線層之製造工程圖。 圖9爲表示依照本發明之其他實施例在半導體基板上 形成互連導線層之方法順序圖。 圖1 〇爲表示依照圖9所示其他方法形成有互連導線層 之半導體裝置之結構剖面圖。 [符號之說明] 2 0 半導體基板 —2 2 絕緣膜 24 光敏膜 2 6 接觸孔 28 互連導線層 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------{------、訂------0 , (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 _ D8_ 六、申請專利範圍 1.—種半導體裝置之互連導線層的製造方法,係使 用具備有水分去除用小室之眞空蒸鍍機在半導體基板上製 造半導體裝置之互連導線層’其特徵爲包括: 在放置有該半導體基板之該水分去除用小室內以預定 溫度進行氣體去除工程; 將該水分去除用小室內之預疋溫度降低於吊溫以使半 導體基板本身之溫度降低之冷卻工程;以及 在該室溫狀態之半導體基板上蒸鑛互連導線層之蒸鍍 工程。 2 ·如申請專利範圍第1項之半導體裝置之互連導線 層的製造方法,其中經該蒸鍍工程後再加上在500〜650 °C之範圍內最好是在約.5 6 0 °C之溫度實施熱處理之重流工 程(步驟S64) ° 3 .如申請專利範圍第1項之半導體裝置之互連導線 層的製造方法,其中該氣體去除工程係在約1 5 0〜6 0 0 °C 之範圍內最好是在約2 0 0 °C之溫度下實行。 4·如申請專利範圍第1項之半導體裝置之互連導線 層的製造方法,其中經該氣體去除工程後爲去除半導體基 板上之自然氧化膜而再加上實行回蝕刻之回蝕刻工程。 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 Λ! A8 B8 C8 D8 六、申請專利範圍 5 .如申請專利範圍第1項之半導體裝置之互連導線 層的製造方法,其中該冷卻工程係藉調整加熱器使該蒸鍍 用小室之溫度設定於約0〜30 °C之範圍內。 ---------::------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) - ' 經濟部中央標準局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉
TW085109129A 1995-11-06 1996-07-26 Method of making interconnection layer in semiconductor device TW297152B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039891A KR0163550B1 (ko) 1995-11-06 1995-11-06 반도체장치의 배선막 형성방법

Publications (1)

Publication Number Publication Date
TW297152B true TW297152B (en) 1997-02-01

Family

ID=19433061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109129A TW297152B (en) 1995-11-06 1996-07-26 Method of making interconnection layer in semiconductor device

Country Status (3)

Country Link
JP (1) JPH09139385A (zh)
KR (1) KR0163550B1 (zh)
TW (1) TW297152B (zh)

Also Published As

Publication number Publication date
KR970030655A (ko) 1997-06-26
KR0163550B1 (ko) 1999-02-01
JPH09139385A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
JP2727981B2 (ja) 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
JPH08250665A (ja) 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法
TW464982B (en) Plasma etching of polysilicon using fluorinated gas mixtures
JP4399845B2 (ja) 半導体素子のキャパシタ製造方法
JPH06310609A (ja) 金属プラグ製造方法
GB2307789A (en) Method for fabricating a capacitor
JPH04286151A (ja) 多結晶シリコン膜の形成方法
TW297152B (en) Method of making interconnection layer in semiconductor device
US6303487B1 (en) Method for forming an air gap in an insulating film between adjacent interconnection conductors in a semiconductor device
JP4406784B2 (ja) 半導体メモリ素子のキャパシタの製造方法
JPH08130294A (ja) 半導体装置の製造方法
JP3186077B2 (ja) 多結晶シリコン膜の形成方法
JPS62105422A (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPS6148792B2 (zh)
JP2861343B2 (ja) 半導体装置およびその製造方法
JPH04252018A (ja) 多結晶シリコン膜の形成方法
JP2972145B2 (ja) 半球状の粒状シリコンの成長方法
TW541701B (en) Electrode structure and method of fabricating the same
JPS5951549A (ja) 集積回路装置の製造方法
KR20020043021A (ko) 반도체 소자의 콘택에서 오믹층을 형성하는 방법
JP2590594B2 (ja) コンタクト孔埋め込み方法
KR100587047B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
TW301023B (en) The process for increasing the step coverage of submicron contact/via
KR100277910B1 (ko) 반도체 소자의 커패시터 제조방법_