JP2972145B2 - 半球状の粒状シリコンの成長方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路デバイスの
形成に係り、特に、凹凸面を有する導体を組み込んだ集
積回路デバイスの形成に関するものである。

【０００２】

【従来の技術】歴史的に、集積回路デバイスの密度を増
大させる方法としては、配線ラインやトランジスタのゲ
ート幅のような構造のサイズを小さくする方法と、集積
回路デバイスを形成する各構造の間の分離幅を小さくす
る方法とが知られている。回路構造縮小は一般的には集
積回路デバイスの製造のために使用される「デザインル
ール」を減少させることに帰結する。ダイナミックラン
ダムアクセスタイプの半導体メモリ、つまりＤＲＡＭで
は、情報は通常は半導体基板の面上に形成されたキャパ
シタのアレイの各キャパシタ内に蓄積される電荷の量を
変えることにより蓄積される。しばしば、論理“０“は
放電されたキャパシタの状態に、論理“１“は充電され
たキャパシタの状態で表され、この２つの状態を組み合
わせることにより１ビットのバイナリ情報が各キャパシ
タに蓄積される。代表的なＤＲＡＭ内の各メモリキャパ
シタは通常平行なプレート構造を有している。動作電圧
が一定で、プレートの分離が信頼性高くなされ、またキ
ャパシタ内のキャパシタ誘電体の誘電定数が通常である
一般的なメモリデバイスでは、メモリキャパシタのプレ
ートの表面積がそのキャパシタに蓄積される電荷の量を
決定する。デザインルールを減少することによりこのよ
うなＤＲＡＭ構造のサイズを小さくすることはキャパシ
タプレートの表面積を減少させ、したがってメモリキャ
パシタに蓄積される電荷の量を減少させる。

【０００３】メモリキャパシタのプレートは一般にはメ
モリの信頼性の高い動作を得るためには最小限のサイズ
よりも大きくしておかなければならない。近年の超大規
模集積（ＵＬＳＩ）ＤＲＡＭの設計においては、一般的
なビット線容量、センスアンプの感度およびノイズ信号
によってＤＲＡＭ上に蓄積される電荷の量がさらに小さ
くなってキャパシタ上に蓄積された情報を信頼性高く読
み出しすることが難しくなっている。さらに、電荷がメ
モリキャパシタから不可避的にもれ出すことから、蓄積
された電荷を最小限の検出レベルよりも上に維持するた
めにＤＲＡＭのキャパシタ上に蓄積された電荷を周期的
にリフレッシュする必要がある。さらに、キャパシタサ
イズの減少によってＤＲＡＭのリフレッシュ動作をより
頻繁に行う必要がある。しかし、そうすると少なくとも
リフレッシュ動作の間にはＤＲＡＭの読み出しと書き込
みとができなくなってしまう。

【０００４】構造サイズを減少するため、垂直な延在部
を有するキャパシタを基板の表面上に組み込んだり（つ
まり、スタックする）あるいは基板の表面の下に組み込
んだり（つまり、トレンチ（ｔｒｅｎｃｈ）する）する
ＤＲＡＭデザインが提案されている。より３次元的な構
造を採用することで、このようなＤＲＡＭデザインによ
ってメモリキャパシタにより大きな容量を持たせること
ができ、基板の表面積の消費も少ない。スタック形キャ
パシタデザインおよびトレンチ形キャパシタデザインは
製造が難しいより複雑な構造ではあるが、これらのデザ
インは最近のＤＲＡＭデザインでは少なくともいくつか
の成功例がある。この代わりに、メモリキャパシタの容
量を改善できるより安価で製造容易に製造できる構造が
望ましい。さらに、より平らなデバイス構造の製造がで
きるように蓄積キャパシタの垂直な範囲を減じることが
望ましい。よって、ＤＲＡＭ蓄積キャパシタの容量を増
大しながら半導体基板の表面上のＤＲＡＭ蓄積キャパシ
タにより消費される表面積の量を減じる必要がある。

【０００５】基板表面積を固定する場合において、得ら
れる容量を増大するために提案された１つの技術とし
て、メモリキャパシタのための下部プレートとしてラッ
ジされ（ｒｕｇｇｅｄ）つまり凹凸面を有する（ｔｅｘ
ｔｕｒｅｄ）ポリシリコンを使用する方法がある。この
技術の特徴を図２に部分的に示した。図２は凹凸面を有
するポリシリコンから形成される下側プレート電極付き
のメモリキャパシタを有するＤＲＡＭの一部の断面図で
ある。例示されたＤＲＡＭはシリコン基板１０、フィー
ルド酸化領域１２、ドレイン領域１４およびソース領域
１６から構成される。ワード線１８は通常はトランスフ
ァ電界効果トランジスタ（ＦＥＴｓ）のゲートとして機
能し、またビット線２０は２つの例示されたＦＥＴｓに
共通のドープされたソース領域１６に接触する。このよ
うなＤＲＡＭ構造においては、メモリセル内に蓄積され
た情報に対応する電荷を蓄積するためにメモリキャパシ
タはトランスファＦＥＴのドレイン１４に接続されてい
る。凹凸面を有するポリシリコンの層がキャパシタに対
する電極２２として使用され、薄い誘電体層２４が下側
の電極２２の表面を被覆し、またセルプレート２６がキ
ャパシタに対する上側の電極として機能するために誘電
体層２４上に形成される。凹凸面を有するポリシリコン
をキャパシタの下側の電極として使用することで、キャ
パシタの電極を横に延長することなしにキャパシタの表
面積が増大し、このために例示した構造は表面積が固定
の場合において容量を改善することができる。

【０００６】図３と図４とに部分的に断面で示したメモ
リキャパシタ同志で比較をする。図３と図４は凹凸面を
有するポリシシコンをメモリキャパシタの下側電極とし
て利用する場合の利点を例示したものである。図２から
図４においては便宜上同一または同様な構造は同一符号
が付されている。図３を参照して、下側電極２２は凹凸
面を有して形成されている。薄い誘電体層２４は下側電
極２２の凹凸面が誘電体層２４の表面上に再現できるよ
うに十分に薄く、また上側電極２６は下側電極２２の表
面と平行に走行している。図３を図４に示す下側電極２
２´、誘電体層２４´および上側電極２６´から構成さ
れる平らなキャパシタ構造と比較すると、図２、図３の
構造の電極は図４の平らな構造の電極２２´と２６´よ
りも大きな面積を有している。図３の構造を利用したキ
ャパシタは基板上に同じ表面積を占有する対応する図４
のキャパシタよりも２倍大きな容量を有している。

【０００７】

【発明が解決しようとする課題】図２、図３に例示した
ＤＲＡＭのような半導体デバイスに使用される凹凸面を
有するポリシリコンを作るために種々の技術が使用され
ている。Ｗａｔａｎａｂｅなどの「Ｄｅｖｉｃｅ Ａｐ
ｐｌｉｃａｔｉｏｎ ａｎｄ Ｓｔｒｕｃｔｕｒｅ Ｏ
ｂｓｅｒｖａｔｉｏｎ ｆｏｒ Ｈｅｍｉｓｐｈｅｒｉ
ｃａｌ−Ｇｒａｎｄ Ｓｉ」には、シランガス（ＳｉＨ
₄ ）から低圧の気相成長法（ＬＰＣＶＤ）によって半球
状の粒状多結晶性のシリコン（「ＨＳＧ−Ｓｉ」、この
用語は凹凸面を有するポリシリコンを指すためにしばし
ば使用される）を形成する方法が述べられている。ＨＳ
Ｇ−Ｓｉ膜の表面の粗さまたは凹凸はＤＲＡＭメモリキ
ャパシタのプレートして使用できるように最適化され
る。表面の凹凸の程度はメモリキャパシタに対する基板
表面積が固定された場合での好ましい増大された電極面
積により決定される。表面の凹凸の受容可能なレベル
は、５９０℃の基板温度で材料をデポジションすること
により得られる。基板のデポジション温度が５９０℃よ
りも１０度高いか低い場合には満足な表面凹凸が得られ
ず、つまりこれらの条件では従来のポリシリコンより大
きな表面積を持たない平らな表面となってしまう。５９
０℃の温度で維持した基板上へＬＰＣＶＤを使用してデ
ポジションしたＨＳＧ−Ｓｉを下側電極として使用して
作られたキャパシタは、５８０℃または６００℃のいず
れかの基板温度でデポジションしたＨＳＧ−Ｓｉを下側
電極として使用して作られた同様なキャパシタよりも、
単位基板面積あたり約２倍の容量を持つ。したがって、
５９０℃でのＬＰＣＶＤはＤＲＡＭ蓄積キャパシタとし
て使用するための好ましい表面凹凸特性を有するＨＳＧ
−Ｓｉを実現するが、所望の結果を得るためにはデポジ
ション条件を慎重に制御する必要がある。

【０００８】Ｆａｚａｎなどは「Ｅｌｅｃｔｒｉｃａｌ
Ｃｈａｒａｃｔｅｒｉｚａｔｏｎｏｆ Ｔｅｘｔｕｒ
ｅｄ Ｉｎｔｅｒｐｏｌｙ Ｃａｐａｃｉｔｏｒｓ ｆ
ｏｒ Ａｄｖａｎｃｅｄ Ｓｔａｃｋｅｄ ＤＲＡＭ
ｓ」においてドープされた多結晶性シリコンの層上に凹
凸面を有する表面を形成するための他のプロセスを開示
している。ドープされたポリシリコン層の表面上に酸化
膜を成長するために９０７℃での湿式酸化が使用され、
次いで酸化膜は多結晶性シリコン上に凹凸面を有する表
面を作るためにエッチングされる。ポリシリコン層上に
成長された酸化層のエッチングの結果、１つのポリシリ
コン結晶境界から次に接続された酸化膜が除去されたポ
リシリコン層の結晶境界に沿って酸化のレベルが増大す
ることにより凹凸面を有するポリシリコン表面が生成さ
れる。このプロセスにより作られる表面粗さの範囲はポ
リシリコン結晶のサイズに直接関係し、表面凹凸の所望
のレベルを作るためには小さい結晶化された膜が必要と
なる。したがって、この技術では、厚いポリシリコン膜
よりも小さな結晶サイズを有する、薄いポリシリコン膜
を利用することが好ましい。このような薄いポリシリコ
ン膜は、しかしながら、しばしば大きな抵抗を有し、ま
た特に強くはない。Ｆａｚａｎに記載された技術は、ポ
リシリコン層をデポジションするステップの他に酸化お
よびエッチングステップを必要とするという別の欠点が
ある。よって、電極構造の一部としてのより厚いポリシ
リコンの層を使用してより簡単な技術によりＨＳＧ−Ｓ
ｉを成長できることが望まれている。

【０００９】他の技術では、平らな表面を有するアモル
ファスシリコンの層をデポジションすることをポリシリ
コンの成長のために利用している。アモルファスシリコ
ンの表面から自然の酸化物を除去するためにアモルファ
スシリコン層の表面は清浄化され、次いで種結晶サイト
（つまり、核生成サイト）が分子ビームデポジションに
より清浄化された表面上に形成される。次いで、極高真
空雰囲気内でこの構造物をアニーリングすることで、種
結晶位置から結晶が成長し、アモルファスシリコン層は
その表面にＨＳＧ−Ｓｉを有するシリコンの層に変換さ
れる。この技術は早期にＳａｋａｉなどによる「Ｇｒｏ
ｗｔｈ Ｋｉｎｅｔｉｃｓ ｏｆ ＳｉＨｅｍｉｓｐｈ
ｅｒｉｃａｌ Ｇｒａｉｎｓ ｏｎ Ｃｌｅａｎ Ａｍ
ｏｒｐｈｏｓ−Ｓｉ Ｓｕｒｆａｃｅ」により報告され
ている。ところが、この技術は分子ビームデポジション
のための極高真空およびアニーリングの各ステップを必
要とするという欠点がある。一般的には、このような極
高真空雰囲気の内あるいは外にウェハを移動することは
より便利な処理環境でウェハを移動する場合よりも時間
がかかり、このような極高真空環境によりこの方法の用
途が制限される。よって、より簡単に製造できる、凹凸
面を有するポリシリコンの製造方法が望まれている。

【００１０】

【課題を解決するための手段】本発明の特徴の１つは、
主としてシリコンを含む導体が露出した基板をデポジシ
ョンシステムに供給し、プラズマ領域をデポジションシ
ステム内に発生させ、シリコンを含む少なくとも１つの
反応性ガスをデポジションシステムに供給してシリコン
を含むイオンをデポジションシステム内に発生させ露出
面に移動するようにする。このプロセスにより、主にシ
リコンを含む導体の露出面上にＨＳＧ−Ｓｉの層がデポ
ジションされる。

【００１１】他の特徴において、本発明はシリコン基板
表面上または上部にポリシリコンの層をデポジションす
ることによりデバイスを作るために使用される。自然の
酸化物が実質的にないポリシリコンの層上に露出面を有
するシリコン基板がデポジションシステムに供給され
る。シリコン基板は約６００℃以下の温度に維持され
る。シリコンを含む少なくとも１つの反応性ガスがデポ
ジションシステムに供給される。デポジションシステム
はデポジションシステム内部でプラズマを発生して少な
くとも１つの反応性ガスがシリコンを含むイオンをデポ
ジションシステムに提供するように励起される。シリコ
ンを含むイオンはポリシリコンの層の露出面に移動して
ＨＳＧ−Ｓｉの層がデポジションされる。

【００１２】他の特徴においては、本発明は、シリコン
基板表面上または上部にポリシリコンの層をデポジショ
ンし、また自然の酸化物が実質的にないポリシリコン層
上の露出面をデポジションシステムに供給する、デバイ
スの作製方法を提供するものである。シリコン基板は約
６００℃以下の温度に維持され、またシリコンを含む少
なくとも１つの反応性ガスがポリシリコンの表面上にＨ
ＳＧ−Ｓｉの層をデポジションするためにデポジション
システムに供給される。

【００１３】

【発明の実施の形態】本発明の好ましい実施の形態は、
図２に示したようなＤＡＲＭ構造内のメモリキャパシタ
を形成する際の使用に好適な半球状の粒状ポリシリコン
（ＨＳＧ−Ｓｉ）の層をデポジションするために使用で
きる。本発明により形成されたＨＳＧ−Ｓｉ層はまた、
他の半導体メモリデバイス、あるいはキャパシタの横の
範囲を増大することなしに容量を増大することによりそ
の性能が改良される他のデバイスに使用可能である。本
発明の特に好ましい実施の形態はＨＳＧ−Ｓｉを、プラ
ズマのような励起されたイオンからなるガス状混合物か
らデポジションする。本発明の好ましい実施の形態によ
るポリシリコンのデポジションはＨＳＧ−ＳｉのＬＰＣ
ＶＤデポジションにおいて使用できるものよりもより広
い範囲の処理条件で所望の表面凹凸のレベルを有するＨ
ＳＧ−Ｓｉを容易に作ることができる。さらに、本発明
の実施の形態によるＨＳＧ−Ｓｉのデポジションは、従
来の平らなポリシリコンのデポジションプロセスを単に
変更するだけで行なうことができ、ドープされたポリシ
リコンのエッチングを含むプロセス（Ｆａｚａｎな
ど）、あるいは種結晶の分子ビームデポジションおよび
続く極高真空雰囲気内でのアニーリングを含むプロセス
のいずれよりも簡易なプロセスである。

【００１４】本発明の実施の形態によるＨＳＧ−Ｓｉの
プラズマデポジションはＨＳＧ−ＳｉのＬＰＣＶＤデポ
ジションで使用できるよりも広い範囲の基板デポジショ
ン温度での処理ができる。ＬＰＣＶＤを使用して所望の
凹凸表面を有するＨＳＧ−Ｓｉをデポジションするため
には、基板を目標温度±３℃の精度で維持する必要があ
った。対称的に、本発明の所望の凹凸表面を有するＨＳ
Ｇ−Ｓｉは、例えば、６００℃以下の基板温度でプラズ
マデポジションされる。本発明の方法を使用することで
得られるプロセス変数の制約の緩和により、均一性およ
びウェハからウェハの再現性の双方における信頼が高ま
る。プラズマデポジションを使用することに関連して顕
著な長所が発揮されるのは、デポジションプロセスの間
にシリコンクリスタライトが成長するための多くの明確
な核生成サイトがプラズマデポジションにより生成され
ることに関連するものと考えられる。

【００１５】ＨＳＧ−ＳｉのＬＰＣＶＤデポジションに
おいては、基板温度の範囲が狭いので表面再構成の顕著
なレベルの発生なしに十分なレベルの核形成およびクリ
スタライト成長が起こる範囲が制限されている。ＬＰＣ
ＶＤプロセスにおいて核形成は主に熱プロセスであると
考えられ、デポジションが起こるためには十分に高い温
度に維持しなければならない。他方、成長面においてシ
リコン原子に実質的なレベルの移動度を与えるためには
ＨＳＧ−ＳｉのＬＰＣＶＤデポジションのための目標基
板温度よりもやや高い温度で十分であり、これによりＨ
ＳＧ−ＳｉのＬＰＣＶＤデポジションの間に表面の再構
成を行なうことができる。ＬＰＣＶＤのための最小限の
温度よりもわずかに基板のデポジション温度を上げるこ
とで、デポジションの間の原子の移動度の増大によって
独立したクリスタライトの成長の場合よりもむしろ、表
面の平滑化がなされる。したがって、ＬＰＣＶＤのため
の基板温度を核形成温度よりも高くするが、表面の移動
度が凹凸面を有する表面の展開を妨げる温度よりも低く
する必要がある。対称的に、ＨＳＧ−Ｓｉのプラズマデ
ポジションにおいては、デポジション基板は好ましくは
デポジション表面においてシリコン原子の移動度がほど
んどない低い温度に維持される。核生成サイトはデポジ
ション表面においてデポジションガスから、基板温度と
は比較的独立した方法で生成される。ＨＳＧ−Ｓｉクリ
スタライトの成長は反応性ガスの励起により制御され、
十分に高い成長速度で、基板温度の広い範囲において独
立して成長する。よって、ＨＳＧ−Ｓｉのプラズマデポ
ジションはＨＳＧ−ＳｉのＬＰＣＶＤと比較して基板デ
ポジション温度のより広い範囲において成功裡に達成で
きる。

【００１６】ＨＳＧ−ＳｉのＬＰＣＶＤは明らかにデポ
ジション基板の熱的な条件により主に制御されるプロセ
スであるとみなすことができるが、プラズマデポジショ
ンは反応性ガスの励起レベルにより主に制御されるプロ
セスである。

【００１７】ＬＰＣＶＤによるＨＳＧ−Ｓｉの生成は一
般的にはアモルファスシリコン表面上で行われる。これ
は、ポリシリコン基板上でＬＰＣＶＤを行うと、ポリシ
リコン層の表面上に存在する連続したクリスタライトの
成長をもたらすよりも、凹凸面を有する表面の成長をも
たらすことによる。比較として、デポジションが行われ
るシリコン表面と通常は熱平衡でない、プラズマデポジ
ションにおける核形成プロセスの性質から、ＨＳＧ−Ｓ
ｉはポリシリコン上にプラズマデポジションにより形成
できる。ＨＳＧ−Ｓｉ層の下層としてポリシリコンを使
用するのはＨＳＧ−Ｓｉ表面が好ましい多くの用途には
好ましく、このような用途では良好な伝導率が必要とさ
れ、またアモルファスシリコンと比較してポリシリコン
が優れた伝導率特性を有するからである。

【００１８】ＨＳＧ−Ｓｉのプラズマデポジションの初
期相における種クリスタライトの核生成を促進するため
には、成長プロセスが清浄化されたシリコン表面上に開
始されることが好ましい。通常は、成長プロセスは、ド
ープあるいはノンドープの、ポリシリコンまたはアモル
ファスシリコン層上で開始されなければならない。本発
明の特定の実施の形態では、約６２０℃の温度でシラン
からＬＰＣＶＤによりデポジションされた多結晶性のシ
リコンの層を利用している。最も好ましくは、多結晶性
シリコン層の表面はＨＳＧ−Ｓｉプラズマデポジション
プロセスが開始される前に自然の酸化物の清浄化がなさ
れる。シリコンの下層の形成にひき続いてすぐにＨＳＧ
−Ｓｉ層の成長が開始される場合や、下層のシリコン層
が酸化物成長を防止するために十分な真空に維持されて
いる場合には、別の清浄化ステップは不要となる。実際
には、下層のシリコン層の成長とＨＳＧ−Ｓｉ成長の開
始との間には時間間隔がある。よって、下層のシリコン
層の表面上には自然の酸化物の薄い層が通常は形成され
る。自然の酸化物の薄い層が存在しただけでも本発明の
好ましい方法での独立したクリスタライトの成長の核形
成が顕著に妨害される。したがって、下層のシリコン層
の表面はＨＳＧ−Ｓｉの成長の開始の前に好ましくは清
浄化される。

【００１９】自然の酸化物はポリシリコンまたはアモル
ファスシリコンの表面から、ＨＰ浸漬、ＨＦを使用した
スピンエッチング、蒸気ＨＦ清浄、あるいはＨ₂ プラズ
マ清浄を含む種々の技術により清浄化される。好ましく
は、下層のシリコン層の表面は清浄処理の結果としての
水素処理される。これは、水素処理された表面によりポ
リシリコン表面における再酸化が防止されるからであ
る。上記したエッチング技術はそれぞれポリシリコン表
面の所望の水素処理を達成する。

【００２０】下層のシリコン層の表面が準備された後、
ＨＳＧ−Ｓｉがプラズマデポジションプロセスを使用し
て成長される。本明細書において使用される「プラズマ
デポジション」とは、基板上にデポジションされる、高
度に励起された原子または分子の種のガスを作るために
使用される種々のデポジションプロセスのいずれかをい
う。このようなプラズマデポジション技術における公知
で一般的に行われている例としては、無線周波数（Ｒ
Ｆ）スパッタリング、直流電流（ＤＣ）スパッタリン
グ、電子サイクロトロン共鳴化学気相成長法（ｅｌｅｃ
ｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ，ＥＣＲ−ＣＶＤ）、マイクロ波化学気相成長法、並
びにプラズマ強化化学気相成長法（ＰＥＣＶＤ）あるい
はＲＦ−ＤＶＤを含んでいる。種々のプラズマデポジシ
ョン法の試験をしてはいないが、本発明者等はこれらの
技術のそれぞれはＨＳＧ−Ｓｉの成長に対して受容でき
る結果を提供するものと考えている。ポリシリコンの表
面あるいは他の所望のデポジション表面上に核形成サイ
トを確立することによりデポジションは進行する。また
次いで成長中の表面の再構成を防止するように基板温度
や反応物の流れ速度などの処理条件が制御される。ＨＳ
Ｇ−Ｓｉの成長のための処理条件は、ポリシリコンの成
長面におけるクリスタライトの独立した成長を増強する
ように選択され、これにより隣接するクリスタライトが
一緒に成長することができる範囲が制限される。特定の
範囲では、ＨＳＧ−Ｓｉの成長のための最適な特定のプ
ロセス条件は、デポジションのために使用される特定の
システムにより決定されるが、これはプラズマデポジシ
ョンの技術において公知である。

【００２１】本発明の特定の実施の形態においては、図
１に例示したようなＥＣＲ−ＣＶＤシステムがＨＳＧ−
Ｓｉのデポジションのために使用される。ＥＣＲ−ＣＶ
Ｄデポジションシステムは、基板またはデポジションさ
れる材料を損傷するような高エネルギーのイオンを発生
することなく、反応物を効率的に高く励起できるという
利点がある。マイクロ波は電力供給源３４により生成さ
れ、励起領域３０を通ってエネルギーが供給されるよう
に取り付けられたアンテナ３６を通ってシステムに供給
される。１００−１５００Ｗの間の入力電力レベルが所
望のレベルの表面粗さを有したＨＳＧ−Ｓｉ膜を成功裡
にデポジションするために使用される。励起領域３０内
部にＥＣＲ条件を確立するめに必要な磁界を発生するた
めに電磁コイル３２が励起領域３０の回りに配置され
る。励起領域に２．５ＧＨｚでマイクロ波を供給するた
めの電子共鳴のための条件は約８７５ガウスの磁界を設
けることで十分である。一般的には、磁気コイル３２は
４極または８極形状を有し、適当な磁界が限定された領
域上に発生し、磁界はこの領域から外れると急激に低下
する。よって、反応物励起はデポジション基板４２から
離れて位置した小さい領域に局部化される。

【００２２】反応ガスは励起領域３０の上流の入口３８
または励起領域の下流の入口４０のいずれかからＥＣＲ
−ＣＶＤシステムに導入される。ＨＳＧ−Ｓｉのデポジ
ションのための適当なガス構成としては、上流のガス入
口３８から水素ガス（Ｈ₂ ）を、また５％のシラン（Ｓ
ｉＨ₄ ）と９５％のアルゴン（Ａｒ）との混合物を下流
側のガス入口４０から導入するのが良い。ターボ分子ポ
ンプ（ｔｕｒｂｏｍｏｌｅｃｕｌａｒ ｐｕｍｐ）４４
がシステムからガスを吸引し、ガス入口３８、４０から
デポジション基板４２を通過するガスの流れを作る。ガ
ス圧は５−６０ｍＴｏｒｒの範囲で変化させれば、ＨＳ
Ｇ−Ｓｉ膜の品質に影響を与えることはない。

【００２３】水素は、入口３８から水素が高度にイオン
化されている励起領域３０を通って流れる。下流側の入
口４０において導入されたシランは励起された水素及び
入力されたマイクロ波放射と相互作用して、励起しイオ
ン化される。このシリコンイオンはデポジション基板４
２の表面上に相互作用してデポジションされる。

【００２４】デバイス形成の中間ステージにおいては通
常シリコン基板であるが、デポジション基板４２は、通
常はデポジションの間に一定温度を維持するサセプタ
（ｓｕｓｃｅｐｔｏｒ）４６上に載置される。サセプタ
４６は、例えば、赤外線光源４８により加熱される。本
発明の特に好ましい実施の形態では、基板温度は、表面
におけるシリコン原子の移動度が比較的低いレベルであ
るような低い温度に維持される。上記したように、本発
明の好ましい実施の形態によるＨＳＧ−Ｓｉデポジショ
ンのためには、デポジション基板の温度をデポジション
基板のシリコン表面の表面における熱核生成を起こすた
めに十分に高い温度に維持する必要はない。所望のレベ
ルの凹凸表面を有するＨＳＧ−Ｓｉ層を成長させる際に
は本発明者等の実験によれば２００−５００℃の温度範
囲が利用される。

【００２５】反応性ガスの希釈レベル（ｄｉｌｕｔｉｏ
ｎ ｌｅｖｅｌ）は本発明の好ましい実施の形態による
デポジションされたＨＳＧ−Ｓｉの凹凸表面に大きな影
響を与える。シリコン原子はデポジション基板の表面上
に、表面再構成をほとんど発生できない十分速い割合で
供給しなければならず、これにより、凹凸表面がデポジ
ションの間に成長する。希釈が低すぎる場合（つまり、
システムにほとんど水素ガスが導入されない）には、ア
モルファス膜のデポジションが起こる。ＥＣＲ−ＣＶＤ
システムの特定の構成を使用した例示した実施の形態で
は、希釈率Ｈ₂／（ＳｉＨ₄ ＋Ｈ₂ ）は好ましくは７０
−９９％に維持される。

【００２６】しばしば、ＨＳＧ−Ｓｉ層は絶縁材料の厚
い層および導電材料の層で被覆された電極の表面上に使
用され、この場合にはＨＳＧ−Ｓｉ電極層は導電層に容
量的に結合される。一般的にはＨＳＧ−Ｓｉ層を有する
このような電極は高度に導電性とすることが望ましい。
このため、ＨＳＧ−Ｓｉ層はイオン注入、拡散、あるい
はプラズマデポジション中のドーピング（ｉｎ ｓｉｔ
ｕ ｄｏｐｉｎｇ）によってドーピングすることができ
る。プラズマデポジション中のドーピング（ｉｎ ｓｉ
ｔｕ ｄｏｐｉｎｇ）は、プラズマデポジションの間に
ＨＳＧ−Ｓｉの層内にドーパントが組み込まれることか
ら、特に好ましい。さらに、ＨＳＧ−Ｓｉ層にドーピン
グ（ｉｎ ｓｉｔｕ ｄｏｐｉｎｇ）すれば、ＨＳＧ−
Ｓｉの露出面をイオン注入のアニーリングや拡散プロセ
スのためのドライブのために露出する必要がなくなる。
このような熱処理は露出されたＨＳＧ−Ｓｉ表面の凹凸
を好ましくなく変えてしまう。ＨＳＧ−Ｓｉ層の形成に
続く熱処理はＨＳＧ−Ｓｉ層が例えば基板上に適当な誘
電層が形成されて安定化された後に行われるのが好まし
い。ドーピング（ｉｎ ｓｉｔｕ ｄｏｐｉｎｇ）は、
ＨＳＧ−Ｓｉ膜のデポジションの間に、図１に例示した
ＥＣＲ−ＣＶＤシステムの下流側ガス入口４０から、例
えば、ボラン、ジボラン、アルシンあるいはホスフィン
を導入することにより行われる。

【００２７】図５は本発明によりデポジションされたＨ
ＳＧ−Ｓｉの断面の顕微鏡写真である。図示のＨＳＧ−
Ｓｉ層はポリシリコンの層の清浄化された表面上にデポ
ジションされる。ＨＳＧ−Ｓｉの層は、合計のガス圧が
１０ｍＴｏｒｒ、希釈率（Ｈ₂ ／ＳｉＨ₄ ＋Ｈ₂ ）＝９
８％、３００℃の基板温度、および１００Ｗのマイクロ
波電力でデポジションされる。図５の顕微鏡写真から明
らかなように、実質的に凹凸のあるこのＨＳＧ−Ｓｉ層
がデポジションの間に形成され、形成された表面構造は
１ミクロンのオーダーである。図５に示したような構造
の表面が薄い誘電体層で被覆され、また導電材料の上層
がこの誘電体層上にデポジションされたときには、ＨＳ
Ｇ−Ｓｉ層と導電材料の上層の間には高容量性結合が確
立される。このような構造に対しては、表面の凹凸のス
ケールに比較して薄い誘電体層を使用することが好まし
い。表面構造がサイズ的に１ミクロンに達する図５に示
した層に対しては、約１５ナノメータの厚さより小さい
誘電体層を使用することが望ましい。また、誘電体層を
高い誘電率を持つ材料から形成することが好ましい。適
当な誘電体層は窒化シリコンの層をＨＳＧ−Ｓｉ層の表
面上に例えばＣＶＤによりデポジションし、また次いで
窒化シリコン層の表面上に薄い酸化物層を成長させるこ
とにより形成できる。しばしば、このような「ＮＯ」層
が、自然の酸化物層のように、酸化物層の最上部に形成
され、ＨＳＧ−Ｓｉ層の表面を被覆して、実際の誘電体
膜が「ＯＮＯ」構造を有するようになる。Ｒｏｓａｔｏ
等の「Ｕｌｔｒａ−Ｈｉｇｈ Ｃａｐａｃｉｔａｎｃｅ
Ｎｉｔｒｉｄｅ ＦｉｌｍｓＵｔｉｌｉｚｉｎｇ Ｓ
ｕｒｆａｃｅ Ｐａｓｓｉｖａｔｉｏｎ ｏｎ Ｒｕｇ
ｇｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ」，Ｊ．Ｅｌｅｃｔｒ
ｏｃｈｅｍ．Ｓｏｃ．、Ｖｏｌ．１３９、Ｎｏ．１２の
第３６７８−８２頁（１９９２年１２月）によれば、こ
のような「ＯＮＯ」構造が約２０ナノメータの厚さで形
成できる。Ｒｏｓａｔｏ文献には、ＣＶＤ窒化物層のデ
ポジションの前にラッジされたポリシリコン上および自
然の酸化物表面のパッシベーション膜上にＯＮＯ誘電体
層を形成することを教示している。

【００２８】図２に示したＤＲＡＭ構造におけるキャパ
シタの形成のような特定の例を参照してＨＳＧ−Ｓｉを
デポジションする方法を説明したが、本発明によりデポ
ジションされたＨＳＧ−Ｓｉは他の構造にも利用でき
る。例えば、ＨＳＧ−ＳｉはＥＥＰＲＯＭまたはフラッ
シュメモリ内のフローティングゲートの表面上に使用す
ることができる。ＨＳＧ−Ｓｉ表面およびポリシリコン
フローティングゲートとＯＮＯ誘電体層上に形成された
ポリサイド（ｐｏｌｙｃｉｄｅ）制御ゲートとの間の薄
いＯＮＯ誘電体層を使用することにより、従来のフラッ
シュメモリデバイス構造と比べて、フローティングゲー
トと制御ゲートとの間の結合が大きく改善される。図６
−８はこのような構造の形成工程を示したものである。

【００２９】図６を参照して、フラッシュメモリは、ま
ず薄い熱ゲート酸化物５２を成長し、次いでポリシリコ
ン５４の薄い層をデポジションすることにより、Ｐ型の
シリコン基板５０上に形成される。層形成の特定のシー
ケンスおよびタイミングに依存して、ポリシリコンの表
面は、薄い熱酸化物の層で被覆される。しかしこの薄い
熱酸化物は好ましくはポリシリコン層５４上でＨＳＧ−
Ｓｉが成長する前に取り除かれる。熱酸化物は、例えば
フッ化水素（ＨＦ）を使用したスピンエッチングにより
取り除かれる。特に、脱イオン化した水とエタノール
（Ｃ₂ Ｈ₅ ＯＨ）とで希釈されたＨＦが図６の高速で回
転するデポジション基板の表面上にスプレーされる。図
６のデポジション基板の表面からその熱酸化物層が取り
除かれ、また露出したポリシリコン層５４の表面は他の
自然の酸化物層の中間形成から保護するために水素処理
される。次いで、好ましくは図１に例示したようなＥＣ
Ｒ−ＣＶＤシステムにおいて、ＨＳＧ−Ｓｉの層がデポ
ジションされ、図７に例示したポリシリコンおよびＨＳ
Ｇ−Ｓｉ層の構造５６が生成される。好ましくは、少な
くともＨＳＧ−Ｓｉ表面層はプラズマデポジションプロ
セスの間にドーピング（ｉｎ ｓｉｔｕ ｄｏｐｉｎ
ｇ）される。ＣＶＤ窒化シリコンの層が次いで層５６の
表面上にデポジションされ、また窒化物がＮＯまたはＯ
ＮＯ誘電体層５８を作るために酸化処理される。例えば
図８に示すように、ポリサイドの導電層６０が誘電体層
５８の上に形成され、ゲート電極がパターニングされ、
エッチングにより規定され、部分構造を作るためにソー
スとドレイン領域とがドーピングにより形成される。更
なる処理がフラッシュメモリデバイスを完成するために
行われる。

【００３０】以上、本発明を特定の実施の形態を参照し
て説明したが、本発明はこの特別な実施の形態に制限さ
れるものではなく、本発明の範囲は添付した請求の範囲
により決定されるものである。

【図面の簡単な説明】

【図１】凹凸表面を有するポリシリコンのプラズマデポ
ジションのために使用されるサイクロトロン共振化学的
気相成長法の説明図である。

【図２】半球状の粒状シリコンの下側電極を組み込んだ
下側電極を有するメモリキャパシタを利用したＤＲＡＭ
の一部の断面図である。

【図３】図１の構造の一部の拡大図である。

【図４】平らなキャパシタ構造を利用した、図３と同様
なキャパシタ部の比較のための説明図である。

【図５】本発明による凹凸表面を有するポリシリコン層
の断面を示した顕微鏡写真である。

【図６】本発明の特徴を使用して形成されたフラッシュ
メモリセルの説明図である。

【図７】本発明の特徴を使用して形成されたフラッシュ
メモリセルの説明図である。

【図８】本発明の特徴を使用して形成されたフラッシュ
メモリセルの説明図である。

【符号の説明】

３０ エネルギー励起領域 ３２ 電磁コイル ３４ 電力供給源 ３６ アンテナ ４２ デポジション基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 27/04 (72)発明者 ウォータ ルー 台湾 タイペイ市 フーシング エヌロ ード 513番 ３階 (72)発明者 シン ウエイ サン 台湾 タイペイ市 ジェン アイ ロー ドランヌ 300 ４ アレイ 26 33番 ５階 (56)参考文献 特開 平７−130665（ＪＰ，Ａ) 特開 平６−84887（ＪＰ，Ａ) Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ ｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔ ｉｎｇ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥ ＳＴ（1990），ｐ．659−662 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 27/108 C30B 29/06 504 H01L 21/205 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】 主としてシリコンからなる導体が露出し
   た基板を電子サイクロトロン共鳴デポジション気相成長
   システム（ＥＣＲ−ＣＶＤシステム）に供給する工程
   と、 前記ＥＣＲ−ＣＶＤシステム内にプラズマ領域を発生さ
   せる工程と、 シリコンを含む少なくとも１つの反応性ガスを前記ＥＣ
   Ｒ−ＣＶＤシステムに供給し、シリコンを含むイオンを
   前記ＥＣＲ−ＣＶＤシステム内に発生させ前記露出面に
   移動させる工程と、 主としてシリコンからなる前記導体の前記露出面上にＨ
   ＳＧ−Ｓｉの層をデポジションする工程とから構成され
   ることを特徴とする半球状の粒状シリコンの成長方法。
2. 【請求項２】 前記ＥＣＲ−ＣＶＤが、第１のガス入口
   から反応性ガス励起領域を通りポンピングシステムに接
   続されたガス出口に延在するガス流路を有することを特
   徴とする請求項１記載の方法。
3. 【請求項３】 前記基板が２００−５００℃の間の温度
   に維持されることを特徴とする請求項１記載の方法。
4. 【請求項４】 前記基板が前記反応性ガス励起領域から
   の前記ガス流路に沿って下流に位置していることを特徴
   とする請求項２記載の方法。
5. 【請求項５】 前記ＥＣＲ−ＣＶＤシステムが前記プラ
   ズマ領域と前記基板との間の前記ガス流路に沿った第２
   のガス入口を含むことを特徴とする請求項４記載の方
   法。
6. 【請求項６】 前記ＨＳＧ−Ｓｉの層をデポジションす
   る工程の間に前記第２のガス入口において前記ＥＣＲ−
   ＣＶＤシステムにシランガスを導入することを特徴とす
   る請求項５記載の方法。
7. 【請求項７】 前記第１のガス入口において水素ガスを
   前記ＥＣＲ−ＣＶＤシステムに供給して前記水素ガスが
   前記プラズマ領域内でイオン化されるようにする工程を
   さらに含むことを特徴とする請求項６記載の方法。
8. 【請求項８】 前記水素ガスと前記シランガスとが前記
   ＥＣＲ−ＣＶＤシステムに供給され、シランガスおよび
   水素ガス混合物内の水素ガス割合Ｈ₂／（ＳｉＨ₄＋
   Ｈ₂）が７０−９９％の間となることを特徴とする請求
   項７記載の方法。
9. 【請求項９】 シリコン基板上あるいは上部にポリシリ
   コン層をデポジションする工程と、 自然の酸化物が実質的にない前記ポリシリコン層上に露
   出面を設ける工程と、前記シリコン基板を電子サイクロ
   トロン共鳴気相成長システム（ＥＣＲ−ＣＶＤシステ
   ム）に供給する工程と、 前記シリコン基板を２００−５００℃の温度に維持する
   工程と、 シリコンを含む少なくとも１つの反応性ガスを前記ＥＣ
   Ｒ−ＣＶＤシステムに供給する工程と、 前記ＥＣＲ−ＣＶＤシステム内にプラズマを発生させ少
   なくとも１つの反応性ガスがシリコンを含むイオンを前
   記ＥＣＲ−ＣＶＤシステムに提供するために励起される
   ようにする工程と、 シリコンを含む前記イオンをポリシリコンの前記層の前
   記露出面に移動させＨＳＧ−Ｓｉの層をデポジションす
   る工程とから構成されることを特徴とする半球状の粒状
   シリコンの成長方法。
10. 【請求項１０】 前記シリコン基板が前記ＥＣＲ−ＣＶ
    Ｄシステムに供給される前に前記露出面が水素処理され
    ることを特徴とする請求項９記載の方法。
11. 【請求項１１】 前記露出面がフッ化水素を使用して清
    浄化されることを特徴とする請求項９記載の方法。
12. 【請求項１２】 前記ＥＣＲ−ＣＶＤシステムが５−６
    ０ｍＴｏｒｒの間の合計の圧力下で動作されることを特
    徴とする請求項９記載の方法。
13. 【請求項１３】 前記ＨＳＧ−Ｓｉ層の面上に厚さが１
    ５ナノメータより少ない誘電体層を形成する工程をさら
    に有することを特徴とする請求項９記載の方法。
14. 【請求項１４】 前記ＨＳＧ−Ｓｉ層の面上に窒化シリ
    コン層をデポジションする工程をさらに有することを特
    徴とする請求項９記載の方法。
15. 【請求項１５】 前記窒化シリコン層上に酸化物層を形
    成し、次いで前記酸化物層上に導電材料層を形成する工
    程をさらに有することを特徴とする請求項１４記載の方
    法。
16. 【請求項１６】 前記窒化シリコン層が前記ＨＳＧ−Ｓ
    ｉ層の面上に形成された自然の酸化層上にデポジション
    されることを特徴とする請求項１４記載の方法。
17. 【請求項１７】 前記ＥＣＲ−ＣＶＤシステム内の前記
    反応性ガスがシランガスと水素ガスとを含むことを特徴
    とする請求項９記載の方法。
18. 【請求項１８】 前記水素ガスと前記シランガスが前記
    ＥＣＲ−ＣＶＤシステムに供給され、シランガスおよび
    水素ガス混合物内の水素ガス割合Ｈ₂／（ＳｉＨ₄＋
    Ｈ₂）が７０−９９％の間となることを特徴とする請求
    項１７記載の方法。
19. 【請求項１９】 前記導電材料層がポリシリコンを含む
    ことを特徴とする請求項１５記載の方法。