KR940010181A - 반도체장치의 얕은 접합 형성방법 - Google Patents
반도체장치의 얕은 접합 형성방법 Download PDFInfo
- Publication number
- KR940010181A KR940010181A KR1019920018414A KR920018414A KR940010181A KR 940010181 A KR940010181 A KR 940010181A KR 1019920018414 A KR1019920018414 A KR 1019920018414A KR 920018414 A KR920018414 A KR 920018414A KR 940010181 A KR940010181 A KR 940010181A
- Authority
- KR
- South Korea
- Prior art keywords
- germanium
- forming
- layer
- shallow junction
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052732 germanium Inorganic materials 0.000 claims abstract 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract 12
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 5
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 3
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 238000004140 cleaning Methods 0.000 claims 1
- 238000007598 dipping method Methods 0.000 claims 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체장치의 얕은 접합(Shallow Junction)형성방법에 관한 것이다.
본 발명은 반도체장치의 얕은 접합을 형성하는 공정에 있어서, 반도체기판상에 게르마늄을 침적하여 게르마늄층을 형성하는 단계, 상기 게르마늄층에 불순물을 주입하는 단계, 상기 게르마늄층을 산화시켜 산화게르마늄층을 형성하는 단계, 및 상기 산화게르마늄층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법을 제공한다.
본 발명에 의하면, 저온공정에 의해 얕은 불순물확산층을 형성할 수 있음에 따라 반도체장치의 수율향상을 도모할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 반도체장치의 얕은 접합 형성방법을 나타낸 공정순서도.
Claims (7)
- 반도체장치의 얕은 접합을 형성하는 공정에 있어서, 반도체기판상에 게르마늄을 침적하여 게르마늄층을 형성하는 단계, 상기 게르마늄층에 불순물을 주입하는 단계, 상기 게르마늄층을 산화시켜 산화게르마늄층을 형성하는 단계, 및 상기 산화게르마늄층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
- 제1항에 있어서, 상기 게르마늄층은 500Å~2000Å두께로 형성하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성 방법.
- 제1항에 있어서, 상기 불순물은 상기 형성된 게르마늄층내에 불순물의 투사범위가 위치하도록 주입을 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
- 제1항에 있어서, 상기 게르마늄층을 산화시키는 공정은 600℃~800℃의 저온에서 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
- 제1항에 있어서, 상기 산화게르마늄층의 제거는 순수에 담그거나 고온열처리에 의해 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
- 제1항에 있어서, 상기 반도체기판상에 게르마늄을 침적하는 단계전에 상기 반도체기판상에 존재하는 자연산화막을 제거하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
- 제6항에 있어서, 상기 자연산화막은 희석된 HF용액에 의한 습식세정, 플라즈마식각 및 ECR식각중에서 선택한 최소한 하나에 의해 제거하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018414A KR100243259B1 (ko) | 1992-10-07 | 1992-10-07 | 반도체장치의 얕은 접합 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018414A KR100243259B1 (ko) | 1992-10-07 | 1992-10-07 | 반도체장치의 얕은 접합 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010181A true KR940010181A (ko) | 1994-05-24 |
| KR100243259B1 KR100243259B1 (ko) | 2000-02-01 |
Family
ID=19340779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920018414A KR100243259B1 (ko) | 1992-10-07 | 1992-10-07 | 반도체장치의 얕은 접합 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243259B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090645A1 (ja) * | 2005-02-24 | 2006-08-31 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法および基板処理装置 |
-
1992
- 1992-10-07 KR KR1019920018414A patent/KR100243259B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243259B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005721B1 (ko) | Sos 및 soi 장치의 메사 구조를 위한 연부 도핑 프로세스 | |
| US3203840A (en) | Diffusion method | |
| KR940010181A (ko) | 반도체장치의 얕은 접합 형성방법 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| KR970053379A (ko) | 소자 격리영역의 형성방법 | |
| JPH02308532A (ja) | 半導体装置の製法 | |
| KR930006967A (ko) | 반도체 장치의 제조방법 | |
| KR0179022B1 (ko) | 반도체장치의 소자격리방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| JPS5559778A (en) | Method of fabricating semiconductor device | |
| KR950030336A (ko) | 캐패시터의 유전체막 형성방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR980005359A (ko) | 반도체 소자의 제조방법 | |
| KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR930015065A (ko) | 반도체 장치의 제조방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| KR980003820A (ko) | 반도체 소자의 폴리실리콘층 패턴 형성방법 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| KR940003020A (ko) | 고집적 반도체 소자의 트랜지스터 형성 방법 | |
| KR920022487A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR910017682A (ko) | 트랜치 제조방법 | |
| KR940016466A (ko) | 얕은 접합 반도체장치의 제조방법 | |
| KR970053071A (ko) | 모스펫의 제조방법 | |
| KR920007147A (ko) | 산화막의 자기정합에 의한 바이폴라 트랜지스터의 메몰층과 웰 형성방법 | |
| KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |