KR100243259B1 - 반도체장치의 얕은 접합 형성방법 - Google Patents

반도체장치의 얕은 접합 형성방법 Download PDF

Info

Publication number
KR100243259B1
KR100243259B1 KR1019920018414A KR920018414A KR100243259B1 KR 100243259 B1 KR100243259 B1 KR 100243259B1 KR 1019920018414 A KR1019920018414 A KR 1019920018414A KR 920018414 A KR920018414 A KR 920018414A KR 100243259 B1 KR100243259 B1 KR 100243259B1
Authority
KR
South Korea
Prior art keywords
germanium
semiconductor device
forming
layer
shallow junction
Prior art date
Application number
KR1019920018414A
Other languages
English (en)
Other versions
KR940010181A (ko
Inventor
박순오
김일권
김영욱
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920018414A priority Critical patent/KR100243259B1/ko
Publication of KR940010181A publication Critical patent/KR940010181A/ko
Application granted granted Critical
Publication of KR100243259B1 publication Critical patent/KR100243259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Abstract

본 발명은 반도체장치의 얕은 접합(Shallow Junction) 형성방법에 관한 것이다.
본 발명은 반도체장치의 얕은 접합을 형성하는 공정에 있어서, 반도체기판상에 게르마늄을 침적하여 게르마늄층을 형성하는 단계, 상기 게르마늄층에 불순물을 주입하는 단계, 상기 게르마늄층을 산화시켜 산화게르마늄층을 형성하는 단계, 및 상기 산화게르마늄층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법을 제공한다.
본 발명에 의하면, 저온공정에 의해 얕은 불순물확산층을 형성할 수 있음에 따라 반도체장치의 수율향상을 도모할 수 있다.

Description

반도체장치의 얕은 접합 형성방법
제1도 내지 제4도는 본 발명의 반도체장치의 얕은 접합 형성방법을 나타낸 공정순서도.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치의 얕은 접합(Shallow Junction) 형성방법에 관한 것이다.
반도체소자의 집적도가 향상되면서 트랜지스터의 크기가 작아질 것이 요구되어 왔으나, 소오스/드레인의 접합깊이를 무한정 얕게 할 수 없다는 제약성 때문에 새로운 공정이나 트랜지스터구조가 대두되게 되었다. 얕은 소오스/드레인 접합을 실현하기 위한 종래의 방법으로 "IEEE, 1990 Symposium on VLSI Technology, pp.65~66, 1990"에 소개된 것을 들 수가 있다. 이 방법은 실리콘기판에 소오스/드레인 영역을 형성하기 전에 먼저 다른 이온을 주입하여 실리콘기판을 비정질화시킨 후, 비정질실리콘의 격자무질서를 통해 소오스/드레인 형성을 위한 이온을 주입함으로써 얕은 접합을 형성하고자 하는 것이다.
그러나 상기의 방법은 얕은 접합을 얻기 위해서 각 공정의 이온주입이 있을 때마다 실리콘기판의 비정질화를 위한 이온주입을 실시해야 한다. 그렇지 않으면 초기 이온주입에 의해 얕은 접합이 형성되었다 하더라도 공정이 진행되면서 주입된 이온이 활성화되기 때문에 다음 이온주입시에는 실리콘기판의 비정질화 효과를 기대하기가 어렵다. 또한 이온의 확산으로 인하여 초기에는 비록 얕은 접합을 얻었다 할지라도 마지막 공정에서는 열처리되어 결국 깊은 접합이 이루어지는 문제가 있다.
얕은 소오스/드레인 접합을 실형하기 위한 종래의 또 다른 방법으로 "IEEE, IEDM pp.344~347, 1987"에 소개된 방법을 들 수 있는데 이 방법은 실리콘기판에 산화막을 형성한 후 패턴을 만들어 에칭하고 산화막이 에칭된 영역을 통하여 에피택셜층을 형성한다. 이어서 성장된 에피택셜층에 소오스/드레인 영역을 형성함으로써 이후 공정의 열처리에 관계없이 이온의 확산이 산화막에 의해 저지되어 얕은 접합을 얻을 수 있음과 동시에 소오스/드레인간의 전위차에 의한 펀치쓰루우를 방지할 수 있다는 장점이 있다. 그러나 이 방법은 소오스/드레인의 접합깊이를 에피택셜층형성으로 조절해야 하는 문제점과 패터닝된 산화막위에 에피택셜층을 형성함으로써 발생되는 에피택셜층 표면의 평탄도에 따라 트랜지스터의 특성이 악화될 수 있는 문제가 있다.
또한, 종래의 얕은 접합 형성을 위해 일반적으로 사용되는 방법으로서, 이온주입방식은 저에너지대에서는 실리콘기판 표면의 스퍼터링(Sputtering)문제가 심각하며, 소오스/드레인 영역에 폴리실리콘을 침적하고 폴리실리콘내에 불순물을 주입하여 이를 열처리에 의해 실리콘기판내로 확산시키는 방법은 고온공정이므로 수율 또는 비용 측면에서 단점을 가지고 있으며 불순물 확산층을 형성한 후 상기 폴리실리콘을 제거하는데 어려움이 따른다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 용이한 공정으로 특성이 우수한 얕은 접합을 형성하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은 실리콘기판위에 게르마늄(Ge)을 침적하고 불순물을 주입한 후, 게르마늄을 산화시켜 불순물을 실리콘기판내로 확산시켜 얕은 접합을 형성하는 것을 특징으로 한다.
본 발명은 실리콘기판 표면의 자연산화막을 습식세정(Wet cleaning), 플라즈마식각(Plasma etch) 및 ECR(Electron Cyclotron Resonance)식각중에서 선택한 방법에 의해 제거한 후, 실리콘기판상에 게르마늄을 500Å~2000Å 침적하고 이온주입기를 이용하여 주입된 이온의 RP(투사범위;기판면에 대한 수직거리의 평균치)가 게르마늄내에 존재하도록 불순물을 주입한 다음, 실리콘은 산화되지 않고 게르마늄(Ge)은 산화되도록 800Å이하의 저온, 예컨대 600℃~800℃에서 산화시킨다. 상기 불순물로는 B, BF2, As 및 P중에서 선택한 하나를 사용할 수 있다.
상기 산화공정에 의해 산화게르마늄(GeO2)이 형성되면서 게르마늄내에 있던 불순물은 산화되는 동안 편석계수(Segregation coefficient; 1상(Phase)과 2상(Phase)과의 사이에 열역학적으로 평형을 이루기 위해 존재할 수 있는 포화불순물양의 비를 말하는 물성치)의 차이로 인해 실리콘기판내로 확산되어 얕은 접합을 형성하게 된다. 이는 GeO2에서 불순물의 고용도가 매우 낮기 때문에 도핑된 불순물이 게르마늄의 산화시 게르마늄이나 실리콘으로 외확산(Out-diffusion)되기 때문인 것으로 생각된다.
상기와 같이 얕은 접합을 형성한 후, GeO2를 제거하는 바 GeO2는 수용성이므로 순수(D.I water)에 의해 쉽게 제거할 수 있으며, 고온열처리에 의해 제거할 수도 있다.
이하, 본 발명의 실시예를 설명한다.
제1도 내지 제4도에 본 발명의 반도체장치의 얕은 접합 형성방법을 나타내었다.
먼저, 제1도를 참조하면, 100:1 HF를 이용하여 약 45초간 습식세정하거나 플라즈마식각에 의해 실리콘기판(1)상의 자연산화막을 제거한 후, 실리콘기판(1)상에 게르마늄(2)을 1000Å두께로 침적한다.
이어서 제2도를 참조하면, 상기 침적된 게르마늄층(2)상에 가속에너지 50KeV, 도우즈량 1E16/㎠의 조건으로 보론(B)을 이온주입(3)한다. 이때, 상기 게르마늄층(2)내에 보론의 RP가 존재하도록 이온주입을 행한다.
다음에 제3도를 참조하면, 상기 불순물을 주입한 후, 주입된 불순물이 실리콘기판내로 확산되도록 게르마늄(2)을 산화시켜 산화게르마늄층을 형성한다. 이때, 실리콘기판이 산화되지 않도록 약 600℃~800℃의 온도에서 산화공정을 행한다. 상기 산화공정동안 게르마늄이 산화되면서 산화게르마늄(GeO2)과 실리콘기판, 그리고 게르마늄층과 게르마늄층내의 불순물의 편석계수의 차이로 인해 게르마늄내에 있던 불순물이 실리콘기판내로 확산되어 불순물확산층(4)이 형성된다.
이어서 제4도를 참조하면, 상기 결과물을 순수(D.I water)에 담그거나 고온열처리에 의해 상기 산화게르마늄층을 제거한다.
이상 상술한 바와 같이 본 발명에 의하면, 저온공정에 의해 얕은 불순물확산층을 형성할 수 있음에 따라 반도체장치의 수율향상을 도모할 수 있다.

Claims (7)

  1. 반도체장치의 얕은 접합을 형성하는 공정에 있어서, 반도체기판상에 게르마늄을 침적하여 게르마늄층을 형성하는 단계, 상기 게르마늄층에 불순물을 주입하는 단계, 상기 게르마늄층을 산화시켜 산화게르마늄층을 형성하는 단계, 및 상기 산화게르마늄층을 제거하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  2. 제1항에 있어서, 상기 게르마늄층은 500Å~2000Å두께로 형성하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  3. 제1항에 있어서, 상기 불순물은 상기 형성된 게르마늄층내에 불순물의 투사범위가 위치하도록 주입을 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  4. 제1항에 있어서, 상기 게르마늄층을 산화시키는 공정은 600℃~800℃의 저온에서 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  5. 제1항에 있어서, 상기 산화게르마늄층의 제거는 순수에 담그거나 고온열처리에 의해 행하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  6. 제1항에 있어서, 상기 반도체기판상에 게르마늄을 침적하는 단계전에 상기 반도체기판상에 존재하는 자연산화막을 제거하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
  7. 제6항에 있어서, 상기 자연산화막은 희석된 HF용액에 의한 습식세정, 플라즈마식각 및 ECR식각중에서 선택한 최소한 하나에 의해 제거하는 것을 특징으로 하는 반도체장치의 얕은 접합 형성방법.
KR1019920018414A 1992-10-07 1992-10-07 반도체장치의 얕은 접합 형성방법 KR100243259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018414A KR100243259B1 (ko) 1992-10-07 1992-10-07 반도체장치의 얕은 접합 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018414A KR100243259B1 (ko) 1992-10-07 1992-10-07 반도체장치의 얕은 접합 형성방법

Publications (2)

Publication Number Publication Date
KR940010181A KR940010181A (ko) 1994-05-24
KR100243259B1 true KR100243259B1 (ko) 2000-02-01

Family

ID=19340779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018414A KR100243259B1 (ko) 1992-10-07 1992-10-07 반도체장치의 얕은 접합 형성방법

Country Status (1)

Country Link
KR (1) KR100243259B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865581B1 (ko) * 2005-02-24 2008-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조방법 및 기판처리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865581B1 (ko) * 2005-02-24 2008-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조방법 및 기판처리장치

Also Published As

Publication number Publication date
KR940010181A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
US5393693A (en) "Bird-beak-less" field isolation method
US4666557A (en) Method for forming channel stops in vertical semiconductor surfaces
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
JP2957757B2 (ja) トランジスタ製作方法
US6004864A (en) Ion implant method for forming trench isolation for integrated circuit devices
US6235560B1 (en) Silicon-germanium transistor and associated methods
KR0157875B1 (ko) 반도체 장치의 제조방법
US6583016B1 (en) Doped spacer liner for improved transistor performance
US5563091A (en) Method for isolating semiconductor elements
US5488002A (en) Method for manufacturing self-aligned bipolar transistors using double diffusion
KR100523648B1 (ko) 반도체소자의 소자 분리 방법
US6445043B1 (en) Isolated regions in an integrated circuit
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR100243259B1 (ko) 반도체장치의 얕은 접합 형성방법
US5612247A (en) Method for fabricating isolation region for a semiconductor device
US4583282A (en) Process for self-aligned buried layer, field guard, and isolation
EP0601723B1 (en) Integrated circuit fabrication
US5950096A (en) Process for improving device yield in integrated circuit fabrication
US5747378A (en) Method of damage free doping for forming a dram memory cell
KR101006506B1 (ko) 반도체 소자의 제조방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR100402106B1 (ko) 반도체 소자의 제조 방법
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JPH06196494A (ja) 半導体装置の製造方法
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee