KR950001906A - 실리사이드막 형성방법 - Google Patents
실리사이드막 형성방법 Download PDFInfo
- Publication number
- KR950001906A KR950001906A KR1019930011751A KR930011751A KR950001906A KR 950001906 A KR950001906 A KR 950001906A KR 1019930011751 A KR1019930011751 A KR 1019930011751A KR 930011751 A KR930011751 A KR 930011751A KR 950001906 A KR950001906 A KR 950001906A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicide film
- forming
- silicide
- junction
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title abstract 3
- 229910052751 metal Inorganic materials 0.000 claims abstract 6
- 239000002184 metal Substances 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000012528 membrane Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 실리사이드막 형성방법에 관한 것으로, 실리사이드막을 형성하고자 하는 실리콘막(3) 상부에 소정의 금속막(2)을 형성하는 단계, 상기 금속막(2) 상부에 아몰포스실리콘막(5)을 증착하는 단계 및, 열처리하여 실리사이드막(4)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기와 같이 이루어지는 본 발명의 실리사이드막 형성방법은 접합영역 상부에 실리사이드막을 형성하는 공정시 발생되는 접합이 얕게 형성됨에 의한 소자불량을 방지할 수 있고, 또한 접합이 얕게 형성됨에 따른 소자파괴의 염려가 적으므로 실리사이드막 형성시 높은 온도로 진행이 가능하므로 보다 안정된 실리사이드막을 형성할 수 있으며, 또다른 잇점은 위, 아래 양방향으로 실리사이드 반응이 동시에 진행됨에 따라 통상 실리사이드 공정에서 필요한 표면에 잔류하는 여분의 금속막 제거 공정을 생략할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 실리사이드막 형성시 열공정 전후의 접합깊이 비교 단면도, 제3도는 본 발명의 일 실시예에 따른 금속배선 형성 공정 단면도.
Claims (4)
- 실리사이드막 형성방법에 있어서, 실리사이드막을 형성하고자 하는 실리콘막(3) 상부에 소정의 금속막(2)을 형성하는 단계, 상기 금속막(2) 상부에 아몰포스실리콘막(5)을 증착하는 단계 및 열처리하여 실리사이드막(4)을 형성하는 단계를 포함하여 이류어지는 것을 특징으로 하는 실리사이드막 형성방법.
- 제1항에 있어서, 상기 실리사이드막을 형성하고자 하는 실리콘막(3)이 접합영역(3)인 것을 특징으로 하는실리사이드막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 금속막(2)이 티타늄막(2)인 것을 특징으로 하는 실리사이드막 형성방법.
- 제1항에 있어서, 상기 아몰포스실리콘막(5) 형성시 스퍼터링( Sputtering)방법으로 증착하는 것을 특징으로 하는 실리사이드막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011751A KR960008566B1 (en) | 1993-06-25 | 1993-06-25 | Silicide layer forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011751A KR960008566B1 (en) | 1993-06-25 | 1993-06-25 | Silicide layer forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001906A true KR950001906A (ko) | 1995-01-04 |
| KR960008566B1 KR960008566B1 (en) | 1996-06-28 |
Family
ID=19358081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93011751A KR960008566B1 (en) | 1993-06-25 | 1993-06-25 | Silicide layer forming method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008566B1 (ko) |
-
1993
- 1993-06-25 KR KR93011751A patent/KR960008566B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008566B1 (en) | 1996-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890012402A (ko) | 반도체 장치의 제조방법 | |
| KR930001313A (ko) | 알루미늄·게르마늄합금막의 게르마늄의 제거방법 | |
| EP1143502A4 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| KR900000985A (ko) | 반도체 장치의 제조 방법 | |
| KR950001906A (ko) | 실리사이드막 형성방법 | |
| KR900002449A (ko) | 반도체 소자의 콘택 배선방법 | |
| KR940016512A (ko) | 엘에스아이 오믹 접속부 형성방법 및 엘에스아이 | |
| KR930003278A (ko) | 완만한 프로화일을 갖는 개구부의 형성방법 | |
| KR920010868A (ko) | 금속배선 형성방법 | |
| KR970052026A (ko) | 반도체 소자의 폴리사이드 형성방법 | |
| KR960026198A (ko) | 반도체 소자의 콘택홀 매립방법 | |
| KR950021760A (ko) | 다결정실리콘 형성방법 | |
| KR970060363A (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| KR960026466A (ko) | 반도체 소자의 폴리사이드층 형성방법 | |
| KR970052107A (ko) | 반도체 장치의 제조 방법 | |
| KR970053037A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR950021077A (ko) | 실리사이드 플러그 형성방법 | |
| KR960026263A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR890016634A (ko) | 반도체장치의 제조방법 | |
| KR960026867A (ko) | 반도체소자의 제조방법 | |
| KR940010181A (ko) | 반도체장치의 얕은 접합 형성방법 | |
| KR970030655A (ko) | 반도체장치의 배선막 형성방법 | |
| KR940016506A (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR960009124A (ko) | 금속배선 형성방법 | |
| KR960009120A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |