KR960015793A - 배선금속박막의 제조방법 - Google Patents

배선금속박막의 제조방법 Download PDF

Info

Publication number
KR960015793A
KR960015793A KR1019940026004A KR19940026004A KR960015793A KR 960015793 A KR960015793 A KR 960015793A KR 1019940026004 A KR1019940026004 A KR 1019940026004A KR 19940026004 A KR19940026004 A KR 19940026004A KR 960015793 A KR960015793 A KR 960015793A
Authority
KR
South Korea
Prior art keywords
nucleation layer
substrate
thin film
aluminum
manufacturing
Prior art date
Application number
KR1019940026004A
Other languages
English (en)
Other versions
KR0141966B1 (ko
Inventor
이시우
이기호
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940026004A priority Critical patent/KR0141966B1/ko
Priority to JP7261400A priority patent/JPH08195440A/ja
Publication of KR960015793A publication Critical patent/KR960015793A/ko
Application granted granted Critical
Publication of KR0141966B1 publication Critical patent/KR0141966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 배선금속박막의 제조방법에 관한 것으로, 2가지 이상의 기판물질이 혼합된 기판의 소정영역 위에, 상기 기판물질 중 특정 기판물질에 대해서만 선택적 증착성을 가지는 소정의 물질을 증착시켜 핵형성층을 형성하는 공정과, 상기 핵형성층 위에 알루미늄을 선택적으로 증착시켜 알루미늄박막을 형성하는 공정을 포함하여 구성되며, 상기 핵형성층을 형성하기 위한 인큐베이션 시간의 감소로 핵형성층의 표면이 매끄러워 막특성이 좋고, 증착속도를 향상시킬 수 있으며, 선택적 증착이 용이할 뿐만 아니라 콘택홀이나 비아홀의 매립시 선택손실이 감소하므로 플러깅(plugging)을 할 수 있으며, 이에 따라 64메가 디램(DRAM)급 이상의 초고집적 소자의 금속배선에 대한 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

배선금속박막의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 금속종류별 배선금속박막의 표면상태도,
제6도는 본 발명에 의한 배선금속박막의 제조방법을 도시한 단면도.

Claims (14)

  1. 2가지 이상의 기판물질이 혼합된 기판의 소정영역 위에, 상기 기판물질중 특정 기판물질에 대해서만 선택적 증착성을 가지는 소정의 물질을 증착시켜 핵형성층을 형성하는 공정과, 상기 핵형성층 위에 알루미늄을 선택적으로 증착시켜 알루미늄박막을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 배선금속박막의 제조방법.
  2. 제1항에 있어서, 상기 기판물질은 실리콘, 금속물질 및 질소화합물임을 특징으로 하는 배선금속박막의 제조방법.
  3. 제1항에 있어서, 상기 기판은 표면처리공정을 거쳐 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  4. 제1항에 있어서, 상기 핵형성층은 WF6, WF6+H2, 또는 WF5+SiH4중 어느 하나의 가스를 분해를 이용한 화학기상증착법으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  5. 제1항에 있어서, 상기 핵형성층은 기판온도를 300℃ 이상으로 하여, 120초 이하의 공정시간동안 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  6. 제1항에 있어서, 상기 핵형성층은 두께가 l000Å 이하로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  7. 제1항에 있어서, 상기 핵형성층은 텅스텐으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  8. 제l항에 있어서, 상기 핵형성층은 TiN으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  9. 제1항에 있어서, 상기 핵형성층은 상기 기판의 소정영역 전면에 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  10. 제1항에 있어서, 상기 핵형성층은 상기 기판의 소정영역 일부에만 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  11. 제1항에 있어서, 상기 알루미늄 박막은 금속유기화합물 프리커서를 이용한 MOCVD법으로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  12. 제1항에 있어서, 상기 알루미늄 박막은 두께가 10000Å 이하로 형성됨을 특징으로 하는 배선금속박막의 제조방법.
  13. 제2항에 있어서, 상기 금속물질은 알루미늄, 구리, 알루미늄 합금 또는 구리합금 중 어느 하나임을 특징으로 하는 배선금속박막의 제조방법.
  14. 제11항에 있어서, 상기 금속유기화합물 프리커서는 트리이소부틸 알루미늄, 디메틸 알루미늄 하이드라이드, 트리메필 아민알렌 또는 디메틸에틸 아민알렌 중 어느 하나임을 특징으로 하는 배선금속박막의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026004A 1994-10-11 1994-10-11 배선금속박막의 제조방법 KR0141966B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법
JP7261400A JPH08195440A (ja) 1994-10-11 1995-10-09 半導体素子の配線金属薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법

Publications (2)

Publication Number Publication Date
KR960015793A true KR960015793A (ko) 1996-05-22
KR0141966B1 KR0141966B1 (ko) 1998-07-15

Family

ID=19394876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026004A KR0141966B1 (ko) 1994-10-11 1994-10-11 배선금속박막의 제조방법

Country Status (2)

Country Link
JP (1) JPH08195440A (ko)
KR (1) KR0141966B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272270B1 (ko) * 1997-06-30 2000-12-01 김영환 반도체 소자의 금속 배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272270B1 (ko) * 1997-06-30 2000-12-01 김영환 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
KR0141966B1 (ko) 1998-07-15
JPH08195440A (ja) 1996-07-30

Similar Documents

Publication Publication Date Title
US6472309B1 (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR930003281A (ko) 실리콘 반도체 소자의 금속배선 형성용 텅스텐 질화박막 증착방법
KR970052233A (ko) 메탈 콘택 형성방법
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
KR970030327A (ko) 반도체 소자의 금속배선 제조방법
KR960015793A (ko) 배선금속박막의 제조방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR970030654A (ko) 반도체 소자의 금속 배선 제조방법
US5595936A (en) Method for forming contacts in semiconductor device
JPH1126582A (ja) 金属薄膜の形成方法
KR950021108A (ko) 반도체 소자의 금속배선 형성방법
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
KR20030059489A (ko) 금속배선 확산방지막을 구비한 반도체 소자의 제조방법
KR970072058A (ko) 알루미늄막의 화학적 기상 증착
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법
KR950012636A (ko) 디클로로실란과 육플루오르화 텅스텐을 사용하여 반도체 기판상에 규화 텅스텐 박막을 증착시키기 위한 방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR100318444B1 (ko) 금속배선형성방법
KR970023664A (ko) 반도체장치의 도전층 형성방법
KR930006900A (ko) 반도체 소자의 콘택홀 매립방법
KR980006133A (ko) 금속 배선 형성방법
KR970053527A (ko) 반도체 소자의 금속배선 형성방법
KR20040059939A (ko) 텅스텐 박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee