DE10104780A1 - Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement

Info

Publication number
DE10104780A1
DE10104780A1 DE10104780A DE10104780A DE10104780A1 DE 10104780 A1 DE10104780 A1 DE 10104780A1 DE 10104780 A DE10104780 A DE 10104780A DE 10104780 A DE10104780 A DE 10104780A DE 10104780 A1 DE10104780 A1 DE 10104780A1
Authority
DE
Germany
Prior art keywords
plug contact
producing
seg
semiconductor component
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10104780A
Other languages
English (en)
Other versions
DE10104780B4 (de
Inventor
Dong Suk Shin
Woo Seok Cheong
Bong Soo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Discovery Co Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10104780A1 publication Critical patent/DE10104780A1/de
Application granted granted Critical
Publication of DE10104780B4 publication Critical patent/DE10104780B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement beschrieben. Erfindungsgemäß soll die Schwierigkeit gelöst werden, dass die elektrischen Kenndaten eines Bauelements aufgrund einer Zunahme des Widerstands beeinträchtigt werden. Die Zunahme des Widerstands ist auf eine Verringerung der Konzentration an Fremdatomen im Polysilicium, das zum Aufwachsen des Steckkontakts durch das selektive epitaxiale Aufwachsen (SEG) verwendet wird, zurückzuführen. Um den Grenzflächenwiderstand mit einem Siliciumsubstrat bei einem Verfahren zur Herstellung eines Bauelements mit mehr als 1 Gbit zu minimieren, wird erfindungsgemäß eine thermische in situ-Dotierung mit Fremdatomen, wie Phosphor (P), während des Verfahrens, bei dem Polysilicium für einen Steckkontakt durch das selektive Aufwachsverfahren gebildet wird, und nach diesem Verfahren durchgeführt, um die Konzentration an Fremdatomen zu erhöhen. Dadurch kann der Widerstand unter eine Verbesserung der elektrischen Kenndaten des Bauelements verringert werden.

Description

Die Erfindung betrifft allgemein ein Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement, mittels dem der Widerstand des Steckkontakts verringert werden kann, indem man eine Verringerung der Konzentration von Fremdatomen im Steckkontakt, gebildet durch das selektive epitaxiale Aufwachsverfahren (SEG-Verfahren), verhindert. Die Erfindung betrifft ferner ein Halbleiterbauelement, ausgestattet mit einem derartigen Steckkontakt.
Die Anwendung einer selektiven Steckkontakt-Aufwachstechnik für ein Halbleiterbauelement wird im Hinblick auf eine Verringerung der Zellgrösse und Vereinfachung des Verfahrens sehr geschätzt. Bei der Entwicklung eines DRAM-Elements mit mehr als 1 GBit sind jedoch für die Anwendung des SEG-Verfahrens zur Bildung eines Bit-Leitungskontakts und eines Kondensator-Speicherkontakts die Verfahrensbedingungen sehr wichtig.
In einem DRAM-Element mit mehr als 1 GBit ist es schwierig, Polysilicium (polykristallines Silicium), das üblicherweise als Steckkontakt verwendet wird, aufzubringen, da die Kontaktfläche noch stärker miniaturisiert worden ist. Der Grund hierfür ist, dass mit Verringerung der Kontaktfläche der Kontaktwiderstand weiter ansteigt. Somit ist es schwierig, Polysilicium als Steckkontakt zu verwenden. Mit anderen Worten, im Fall eines SEG- Steckkontakts, der im gleichen Einkristall auf das Siliciumsubstrat aufgewachsen ist, kann der Anstieg des Widerstands, der von der Verringerung der Kontaktfläche abhängt, durch eine Minimierung des Grenzflächenwiderstands mit Silicium verhindert werden.
Im Fall von SEG wird jedoch Phosphor (P) mit nicht mehr als 1020 Atomen/cm3 dotiert, während die Dotierungskonzentration von Phosphor (P) in Polysilicium mehr als 1021 Atome/cm3 beträgt. Dies bewirkt eine Erhöhung des Widerstands, wenn das SEG- Steckkontaktverfahren tatsächlich eingesetzt wird.
Eine Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement bereitzustellen, das zur Verbesserung der elektrischen Kenndaten des Elements befähigt ist, wobei Fremdatome, wie Phosphor (P), in situ thermisch dotiert werden, um die Konzentration an Fremdatomen während des Verfahrens zur Bildung eines Steckkontakts durch das SEG-Verfahren und nach dessen Bildung zu erhöhen, wodurch ein Anstieg des Widerstands aufgrund der Verringerung der Konzentration an Fremdatomen eines nach dem SEG-Verfahren gebildeten Steckkontakts verhindert wird.
Zur Lösung dieser Aufgabe wird erfindungsgemäss ein Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement bereitgestellt, das durch folgende Stufen gekennzeichnet ist: Aufwachsen eines SEG-Steckkontakts auf ein Halbleitersubstrat, wobei verschiedene Komponenten zur Bildung eines Halbleiterbauelements mittels des selektiven Aufwachsverfahrens gebildet werden; thermisches Dotieren mit den Fremdatomen während des Aufwachsens des SEG-Steckkontakts; und thermisches Dotieren mit Fremdatomen nach dem Aufwachsen des SEG-Steckkontakts. Dabei wird der SEG-Steckkontakt unter Verwendung einer Polysiliciumschicht gebildet. Das thermische Dotieren wird unter Verwendung von H2- und PH3-Gas bei einer Temperatur von 800-950°C und einem Druck von 20-200 Torr durchgeführt. Das PH3-Gas wird mit H2-Gas auf 1-10% verdünnt und sodann mit einer Strömungsgeschwindigkeit von 100-5000 sccm (cm3/min) zugeführt. Der Zustrom des H2-Gases beträgt 1-10 slm (Liter/min).
Die thermische Dotierung wird während der Bildung des Steckkontakt in Gang gesetzt, sobald mittels des selektiven Aufwachsverfahrens ein Steckkontakt von etwa 100-500 Å vorliegt.
Nachstehend wird eine bevorzugte Ausführungsform der Erfindung in Verbindung mit der Zeichnung näher erläutert. Zur Identifizierung gleicher oder ähnlicher Teile werden jeweils die gleichen Bezugszeichen verwendet.
Die Fig. 1A bis 1 C sind Querschnittansichten zur Erläuterung des erfindungsgemässen Verfahrens zur Herstellung eines Steckkontakts in einem Halbleiterbauelement.
Gemäss Fig. 1A wird eine Zwischenisolierschicht 30 auf einem Halbleitersubstrat 10, in dem sich eine Trennschicht 20 befindet, ausgebildet. Anschliessend wird die Zwischenisolierschicht 30 bemustert, um die Verbindungsfläche des Halbleitersubstrats 10 freizulegen, wodurch ein Kontaktloch entsteht.
Gemäss Fig. 1B werden Fremdatome thermisch in eine SEG-Siliciumschicht für einen Steckkontakt 40 dotiert, während man die SEG-Siliciumschicht für den Steckkontakt 40 auf die freigelegte Oberfläche des Halbleitersubstrats 10 aufwachsen lässt. Die thermische Dotierung wird durchgeführt, wenn die SEG-Siliciumschicht für den Steckkontakt bis zu etwa 100-500 Å aufgewachsen ist. Die Durchführung erfolgt unter Verwendung von PH3- und H2-Gas im Temperaturbereich von 800-950°C bei einem Druck von 20-200 Torr. Die Zufuhrmenge des H2-Gases beträgt 1-10 slm. Das PH3-Gas wird in einer Menge von 100-5000 sccm zugeführt, indem man das H2-Gas auf 1-10% verdünnt.
Der Widerstand einer zunächst aufgewachsenen SEG-Polysiliciumschicht kann aufgrund von Defekten steigen. Da jedoch die anfänglich aufgewachsene SEG-Polysiliciumschicht thermisch dotiert wird, kann der Widerstand in dem Bereich, in dem die SEG-Polysiliciumschicht das Silicium kontaktiert, auf ein Minimum beschränkt werden.
Gemäss Fig. 1C lässt man die SEG-Siliciumschicht für den Steckkontakt vollständig aufwachsen, um das in der Zwischenisolierschicht 30 gebildete Kontaktloch aufzufüllen. Sodann wird die thermische Dotierung gemäss Fig. 1B erneut durchgeführt.
Im allgemeinen beträgt die Konzentration an Phosphor (P) in Polysilicium 1021 Atome/cm3, während jedoch die Konzentration an Fremdatomen der SEG-Polysiliciumschicht, die zur Bildung eines Steckkontakts aufgewachsen ist, nicht mehr als 1020 Atome/cm3 beträgt. Somit kommt es zu keiner Dotierung der SEG-Polysiliciumschicht. Diese Erscheinung bewirkt eine Erhöhung des Widerstands im Steckkontakt, was den Betrieb und die Leistungsmerkmale des Bauelements beeinträchtigt. Die Durchführung der thermischen Dotierung bewirkt ein Einbringen von Fremdatomen während des Aufwachsens der SEG-Polysiliciumschicht für den Steckkontakt 40 und nach dessen Aufwachsen, wodurch ein Anstieg des Widerstands durch eine Verringerung der Konzentration an Fremdatomen verhindert wird.
Das Verfahren zum Kompensieren der Konzentration an Fremdatomen durch Durchführen der thermischen Dotierung während des Aufwachsens der SEG-Polysiliciumschicht und nach deren Aufwachsen kann auf ein Verfahren angewandt werden, das sich verschiedener Steckkontakte bedient, z. B. eines Bit-Leitungssteckkontakts in einem Speicherelement oder eines Speicherelektroden-Steckkontakts in einem Kondensator.
Wie vorstehend erwähnt, lassen sich erfindungsgemäss die elektrischen Kenndaten eines Bauelements verbessern, indem man eine in situ-Dotierung mit Fremdatomen während des Verfahrens durchführt, bei dem man Polysilicium durch das SEG-Verfahren zur Bildung eines Steckkontakts aufwachsen lässt sowie im Anschluss an dieses Verfahren in situ dotiert und dadurch den Widerstand verringert.
Die vorliegende Erfindung wurde unter Bezugnahme auf eine bevorzugte Ausführungsform in Verbindung mit einer speziellen Anwendung beschrieben. Für den Fachmann ergeben sich aufgrund der Lehre der vorliegenden Erfindung weitere Modifikationen und Anwendungsmöglichkeiten innerhalb des Schutzumfangs der Erfindung.
Somit sollen die beigefügten Ansprüche sämtliche Anwendungsmöglichkeiten, Modifikationen und Ausführungsformen innerhalb des Schutzumfangs der vorliegenden Erfindung abdecken.

Claims (7)

1. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement, umfassend folgende Stufen:
Aufwachsen eines SEG-Steckkontakts auf ein Halbleitersubstrat, in dem verschiedene Komponenten zur Bildung eines Halbleiterbauelements ausgebildet sind, mittels des selektiven Aufwachsverfahrens;
thermisches Dotieren mit Fremdatomen während des Aufwachsens des SEG-Steckkontakts; und
thermisches Dotieren mit Fremdatomen nach dem Aufwachsen des SEG-Steckkontakts.
2. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement nach Anspruch 1, wobei der SEG-Steckkontakt unter Verwendung einer Polysiliciumschicht gebildet wird.
3. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die thermische Dotierung unter Verwendung von H2- und PH3-Gas bei einer Temperatur von 800-950°C und einem Druck von 20-200 Torr durchgeführt wird.
4. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass das PH3-Gas unter Verwendung von H2-Gas auf 1-10% verdünnt und sodann mit einer Strömungsgeschwindigkeit von 100-5000 sccm zugeführt wird.
5. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die Zufuhrmenge an H2-Gas 1-10 slm beträgt.
6. Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die thermische Dotierung während der Bildung des Steckkontakts durchgeführt wird, nachdem der Steckkontakt mittels des selektiven Aufwachsverfahrens bis zu einer Dicke von etwa 100-500 Å gebildet worden ist.
7. Halbleiterbauelement mit einem Steckkontakt (40) gebildet nach einem oder mehreren der Ansprüche 1 bis 6.
DE10104780A 2000-06-27 2001-02-02 Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement Expired - Fee Related DE10104780B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-35680 2000-06-27
KR10-2000-0035680A KR100407683B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
DE10104780A1 true DE10104780A1 (de) 2002-01-31
DE10104780B4 DE10104780B4 (de) 2009-07-23

Family

ID=19674201

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10104780A Expired - Fee Related DE10104780B4 (de) 2000-06-27 2001-02-02 Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement

Country Status (4)

Country Link
US (1) US6399488B2 (de)
JP (1) JP4583646B2 (de)
KR (1) KR100407683B1 (de)
DE (1) DE10104780B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035857A (ko) * 1999-10-04 2001-05-07 윤종용 반도체소자 및 그 제조방법
KR100596834B1 (ko) * 2003-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 폴리실리콘 플러그 형성방법
US20080286967A1 (en) * 2007-05-18 2008-11-20 Atmel Corporation Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices
US8815735B2 (en) 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
KR20160018221A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
KR102240024B1 (ko) 2014-08-22 2021-04-15 삼성전자주식회사 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115372A (ja) * 1984-07-02 1986-01-23 Toshiba Corp 半導体装置およびその製造方法
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH0682628B2 (ja) * 1985-11-07 1994-10-19 松下電子工業株式会社 半導体装置の製造方法
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
JPH01205525A (ja) * 1988-02-12 1989-08-17 Sony Corp コンタクトホールの穴埋め方法
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JPH0497519A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5134454A (en) * 1990-09-26 1992-07-28 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JPH04163914A (ja) * 1990-10-29 1992-06-09 Nec Corp 半導体装置の製造方法
JPH05217916A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体装置の製造方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
SE508635C2 (sv) * 1995-11-20 1998-10-26 Ericsson Telefon Ab L M Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法

Also Published As

Publication number Publication date
KR100407683B1 (ko) 2003-12-01
US6399488B2 (en) 2002-06-04
US20020009882A1 (en) 2002-01-24
KR20020001246A (ko) 2002-01-09
JP2002025936A (ja) 2002-01-25
DE10104780B4 (de) 2009-07-23
JP4583646B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE102006062035B4 (de) Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE69723493T2 (de) Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE19518133C2 (de) Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE102006060800B4 (de) Verfahren zum Bilden eines Grabens
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10104780A1 (de) Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE60128896T2 (de) Herstellung einer hochkopplungs-flash-zelle
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10229346A1 (de) Verfahren zur Herstellung eines Halbleiterelementes
DE10361707A1 (de) Verfahren zum Herstellen eines Flash-Speicherbausteins
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements
DE2705902C3 (de) Germanium enthaltender Siüciumnitrid-Film
DE102007033918B4 (de) Halbleiterbauelement und Herstellungsverfahren davon

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTELLECTUAL DISCOVERY CO., LTD., KR

Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KYONGGI, KR

Effective date: 20140220

Owner name: INTELLECTUAL DISCOVERY CO., LTD., KR

Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KR

Effective date: 20140220

R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20140220

Representative=s name: HOEFER & PARTNER, DE

Effective date: 20140220

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee