JPH01205525A - コンタクトホールの穴埋め方法 - Google Patents

コンタクトホールの穴埋め方法

Info

Publication number
JPH01205525A
JPH01205525A JP3065388A JP3065388A JPH01205525A JP H01205525 A JPH01205525 A JP H01205525A JP 3065388 A JP3065388 A JP 3065388A JP 3065388 A JP3065388 A JP 3065388A JP H01205525 A JPH01205525 A JP H01205525A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
contact hole
layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3065388A
Other languages
English (en)
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3065388A priority Critical patent/JPH01205525A/ja
Publication of JPH01205525A publication Critical patent/JPH01205525A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業−1−の利用分野] この発明は、超人規模集積回路(V L、 S l )
等の製造工程で行イつれるコンタクトホールの穴埋め方
法に関する。
[発明の概要1 この発明は、半導体層表面の絶縁層に開設されたコンタ
クトホール内に低抵抗材料を埋設する穴埋め方法におい
て、 コンタクトホール内に第1の多結晶シリコン層を形成し
、次に第2の多結晶シリコン層を形成するようにしたこ
とににす、 多結晶シリコン層に不純物の導入か容易となり、コンタ
クト抵抗が小さく、接合特性が安定なコンタクトホール
の穴埋めを可能にするものである。
[従来の技術j 近年、大規模集積回路(LSI)、超大規模集積回路(
VLS I )等の製造工程においては、と+1集積化
に伴い5ub−μルール以下のプロセスか行われている
。このようなプロセスにおいては、コンタクトホールの
アスペクト比が大きくなり、蒸着法により金属配線を設
置Jるごとが困難となっている3、そごで、コンタクト
ホールの四部を低抵抗47I料で埋めろ方法が要話され
、現在は以下のような方法か知られている。
(ア)選択CV D法 この方法は、第6図(A)及び第6図1)に7Jりすよ
うに、半導体層1表面の絶縁層(S + 02)2に開
設されたコンタクトホール3に、例えば六フッ化タンク
ステン(WF、、)を下地の81と置換してタングステ
ン(W)/lを、該コンタク)・ポール3内に選択的に
堆積させる方法であって、絶縁層(Sin、)上にはタ
ングステン(W)4はイ」かすI−分な選択性か得られ
ている。
(イ)エノチバ、lり法 この方法(j、第7図(△)及び第7図(B)に示すよ
うに、CV I)法により多結晶シリ二1ン5をコンタ
クトホール3内に堆積させ、次に多結晶ノリ:1ン5I
−に例えばポリイミド6を用いて平坦化を行う。そして
、CF、  CI(F3を用いて等速ユーノヂングを行
って、コンタクトホール3内にのみ多結晶ノリ:コン5
を残留させて、埋込みを行−・ている3、 (つ)メタルフ[7−法 この方法(J1金(ΔU)あるいはアルミニウム(Aρ
)にレーザを照射1−て瞬時溶融ざ口て=Jコンタクト
ホール内これらの金属を埋め込む方法である1、 [発明が解決しようとする課題lj しかしながら、このような従来の方法においては、以下
に示すような問題点を有している。
」−記(ア)の方法にあっては、下地(Sl)かタング
ステン(W)によ−、て覆われるとト地(Sl)の原子
どの置換が進まなくなる問題点かあり、これをさらにI
’ノく形成するに(J水素還元反応を用いるが選択性を
得にくい問題点かある。また、タングステン(W)がS
iと5in2の界面に食い込むなどの問題がある。その
ため、コンタク1〜抵:3− 抗が大きくなり、接合特性が不安定となる問題点がある
1、 また、上記(イ)の方法にあっては、=1ンククI・ポ
ール内に形成された多結晶シリコンが厚いため、低抵抗
にするための不純物導入工程が困難とム゛す、とも止る
とホールト一部まで不純物か到達出来す、コンタクトホ
ール内の多結晶シリコンの下1M≦が低抵抗化されない
問題点がある。
さらに、上記(つ)にあっては、土地(Si)が損傷さ
れる問題点及び大面積へのレーザ照射などの問題点を有
している。
本発明は、このような従来の問題点に着目して創案され
たちのであって、不純物の導入が容易で、且つ接合特性
が安定なコンタクトホールの穴埋め方法を得んとするし
のである。
i−課題を解決するための手段) 本発明は、半導体層表面の絶縁層に開設されたコンタク
)・ポール内に、低抵抗材料を埋設する穴埋め方法にお
いて、 前記コンタクトホ−ルUノ・117面に沿−・て第1の
多結晶シリコン層をCV I)法により堆積させる工程
と、前記コンタクトホール内の前記第1の多結晶シリコ
ン層に不純物を導入して該第1の多結晶シリコン層を低
抵抗にする工程と、11カ記第1の多結晶シリコン層の
上に第2の多結晶シリコン層をCV D法により堆積さ
せる上程と、コンタクトホール内の第2の多結晶シリコ
ン層に不純物を導入して該第2の多結晶ンリ二lン層を
低抵抗に4−る1程と、コンタクトホール内のみに多結
晶シリコンを残すようにエッチバックする工程を備えた
ことを、その解決手段としている。
1作用1 コンタク)・ホール内の多結晶シリコンを構成ずろ第1
の多結晶シリコン層と第2の多結晶ツリ−1ン層は夫々
別個に不純物が導入され、確実な低抵抗化かり能となり
、また、接合特性を安定化さローる。
1実施例−1 以1ぐ、本発明に係る=Iンタク1〜ポールの穴埋め方
法の1:r細を図面に示す実施例に基ついて説明−4−
ろ3、 第1図〜第51×1(j不実施例を示している3゜図中
、11(J半導体層であり、この半導体層11の表面i
、J、5102でなろ絶縁層12か設けられている。こ
の絶縁層12の所定の位置に例えばMOS +−ランノ
スタのソース領域上に、コンタク)・ポール13が開設
されている。
このような構造において、ま止、CVD法により多結晶
シリコンを第1図に示すように、比較的2)lくなるよ
うに堆積させて第1の多結晶シリコン層14を形成ずろ
1、次に、第2図に示すように、二lンタクトポール1
3内、7(<の第1の多結晶シリコン層I/Iに不純物
をイオン注入し、低抵抗にする。
次に、ごのようにコンタク1〜ホール13内に堆積され
た第1の多結晶シリコン層14の凹部14 aの内λ)
、′7に不純物I5を塗布する(第3図)。
そして、1)[j記第1の多結晶シリコン層14の−1
−に第2の多結晶シリコン層16をCV I)法により
耳1積さ且ろ。(第4図)。このようにして随積された
第1及び第2の多結晶シリコン層]’1.]6のうら絶
縁層12上に堆積した部分を、エッヂハックして除去し
、:Jンタク)・ポール13内のみに多結晶シリコンを
残留さ且る(第5図)。
次に、コンタクトホール13内の多結晶シリコン中に入
れた前記不純物15を熱拡散させて、第2の多結晶シリ
コン層16を低抵抗化する。
なお、半導体層IIが11形層であれば、多結晶シリコ
ン層14,16に導入される不純物は例えばヒ素(ΔS
)か用いられ、また、半導体層11が1)形層であれば
、多結晶シリコン層14.,16に導入される不純物は
例えばホウ素(B )が適宜選択されるものである。
また、上記実施例においては、第2の多結晶シリコン層
16に不純物を導入する場合、)め第1の多結晶シリコ
ン層1/Iの凹部14 a内壁に塗布した不純物15を
熱拡散さぜたが、イオン注入を行うことも可能である。
さらに、第1.第2の多結晶シリコン層14゜I6のC
V D条件を変え、例えば第1の多結晶ンリーJン層1
4(」自然酸化膜をつけないように低温で行うようにず
ろごとも本発明に適用されるごとは占・うよでもない3
、 [発明の効果−1 以上の説明から明らかなように、本発明に係る=1ンタ
クトホールの穴埋め方法にあっては、コンタクトホール
内の多結晶シリコンが第1及び第2の多結晶ソリコン層
で構成されるため、個々の多結晶シリコン層はAV<な
り不純物の導入か容易となる。そのため、配線材料とし
ての低抵抗な多結晶シリコンを、=1ンタク)・ホール
内へ容易に形成出来る効果がある。
また、多結晶ンリニIンは絶縁層となる5102と密着
するため、剥がれにくく、安定した穴埋め部を形成出来
る効果がある。
【図面の簡単な説明】
第1図〜第5図は本発明に係るコンタクトホールの穴埋
め方法の実施例を不ず断面図、第6図(Δ)〜第7図(
I3)は従来例を示す断面図である。 II  半導体層、12 絶縁層、13・・−コンタク
トホール、14 第1の多結晶シリコン層、16−第2
の多結晶シリコン層。 与X        \f  N   +ヘ  − 第6図(B) 従来例 従来例 Δピ’try  陰オ ・−・ 5F3  1    凶 (B)

Claims (1)

    【特許請求の範囲】
  1. (1)半導体層表面の絶縁層に開設されたコンタクトホ
    ール内に、低抵抗材料を埋設する穴埋め方法において、 前記コンタクトホール内壁面に沿って第1の多結晶シリ
    コン層をCVD法により堆積させる工程と、前記コンタ
    クトホール内の前記第1の多結晶シリコン層に不純物を
    導入して該第1の多結晶シリコン層を低抵抗にする工程
    と、前記第1の多結晶シリコン層の上に第2の多結晶シ
    リコン層をCVD法により堆積させる工程と、コンタク
    トホール内の第2の多結晶シリコン層に不純物を導入し
    て該第2の多結晶シリコン層を低抵抗にする工程と、コ
    ンタクトホール内のみに多結晶シリコンを残すようにエ
    ッチバックする工程を備えたことを特徴とするコンタク
    トホールの穴埋め方法。
JP3065388A 1988-02-12 1988-02-12 コンタクトホールの穴埋め方法 Pending JPH01205525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3065388A JPH01205525A (ja) 1988-02-12 1988-02-12 コンタクトホールの穴埋め方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3065388A JPH01205525A (ja) 1988-02-12 1988-02-12 コンタクトホールの穴埋め方法

Publications (1)

Publication Number Publication Date
JPH01205525A true JPH01205525A (ja) 1989-08-17

Family

ID=12309748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3065388A Pending JPH01205525A (ja) 1988-02-12 1988-02-12 コンタクトホールの穴埋め方法

Country Status (1)

Country Link
JP (1) JPH01205525A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420074A (en) * 1990-07-05 1995-05-30 Kabushiki Kaisha Toshiba Method for burying low resistance material in a contact hole
US5759905A (en) * 1995-12-29 1998-06-02 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
JP2002025936A (ja) * 2000-06-27 2002-01-25 Hynix Semiconductor Inc 半導体素子のコンタクトプラグ形成方法
US9384974B2 (en) 2013-05-27 2016-07-05 Tokyo Electron Limited Trench filling method and processing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420074A (en) * 1990-07-05 1995-05-30 Kabushiki Kaisha Toshiba Method for burying low resistance material in a contact hole
US5759905A (en) * 1995-12-29 1998-06-02 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
JP2002025936A (ja) * 2000-06-27 2002-01-25 Hynix Semiconductor Inc 半導体素子のコンタクトプラグ形成方法
JP4583646B2 (ja) * 2000-06-27 2010-11-17 株式会社ハイニックスセミコンダクター 半導体素子のコンタクトプラグ形成方法
US9384974B2 (en) 2013-05-27 2016-07-05 Tokyo Electron Limited Trench filling method and processing apparatus

Similar Documents

Publication Publication Date Title
US6323553B1 (en) Reduced temperature contact/via filling
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4443930A (en) Manufacturing method of silicide gates and interconnects for integrated circuits
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
US4538344A (en) Method of forming electrode/wiring layer
JPH10247650A (ja) 銅線相互接続及び選択cvdアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション
EP0071494A1 (fr) Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions
US9761528B2 (en) Interconnection structure
JP2522879B2 (ja) 半導体デバイスの製造方法
JP2912558B2 (ja) 金属配線製造方法
CN108321083A (zh) 半导体结构及其形成方法
JPH01205525A (ja) コンタクトホールの穴埋め方法
JP3488586B2 (ja) 半導体装置の製造方法
JP3234762B2 (ja) 半導体装置の製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JP3038875B2 (ja) 半導体装置の製造方法
JPS6334954A (ja) 半導体装置およびその製造方法
TWI236100B (en) Method of forming a dual damascene copper wire
JPH05283536A (ja) 半導体装置のコンタクトホール埋め込み方法
KR950000847B1 (ko) 금속배선막 형성방법
JP2985218B2 (ja) 半導体装置及びその製造方法
JPH0590196A (ja) 半導体装置の製造方法
KR970007112B1 (ko) 반도체 장치의 콘택 플러그 형성방법
JPS63186446A (ja) アルミニウム系配線薄膜の形成方法
JPH02264426A (ja) 半導体装置の製造方法およびそれにより得られる半導体装置