JP4583646B2 - 半導体素子のコンタクトプラグ形成方法 - Google Patents
半導体素子のコンタクトプラグ形成方法 Download PDFInfo
- Publication number
- JP4583646B2 JP4583646B2 JP2001084530A JP2001084530A JP4583646B2 JP 4583646 B2 JP4583646 B2 JP 4583646B2 JP 2001084530 A JP2001084530 A JP 2001084530A JP 2001084530 A JP2001084530 A JP 2001084530A JP 4583646 B2 JP4583646 B2 JP 4583646B2
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- seg
- forming
- gas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
Description
【発明の属する技術分野】
本発明は半導体素子のコンタクトプラグ形成方法に係り、特にSEG(Selective Epitaxial Growth)法によって形成されたコンタクトプラグの不純物濃度の減少を防止して抵抗を低めることができる半導体素子のコンタクトプラグ形成方法に関する。
【0002】
【従来の技術】
プラグ選択成長技術の半導体素子への利用はセルサイズの縮小と工程単純化の次元で高く評価されている。しかし、1ギガビット以上のDRAM素子開発において、ビット線コンタクト(Bit Line Contact)及びキャパシタストレージコンタクト(Capacitor Storage Contact)形成のためのSEG工程を適用する場合、工程条件が非常に重要である。
【0003】
1ギガビット以上のDRAM素子ではコンタクト面積(Contact Area)が更に小さくなるので、一般的に用いられてきたポリシリコンをコンタクトプラグに適用し難くなる。その理由はコンタクト面積が減少するほど接触抵抗は段々大きくなることにある。即ち、シリコン基板と同一の単結晶で成長したプラグSEGを適用する場合、シリコンとの界面抵抗を最小化することにより、コンタクト面積減少による抵抗増加を抑制することができる。しかし、ポリシリコンにおいてリンPのドーピング濃度が1E21atoms/cc以上であるのに比べて、SEGを成長させる場合にはP濃度が1E20atoms/cc以上にドーピングされない。これはSEGプラグ工程を実際適用した場合、抵抗増加要因となる虞がある。
【0004】
【発明が解決しようとする課題】
従って、本発明の目的は、SEG法によって形成されたコンタクトプラグの不純物濃度減少による抵抗の増加を防止するために、コンタクトプラグをSEG法によって形成する途中と形成後に、インサイツ(in-situ)にてリンPなどの不純物をサーマルドーピング(Thermal Doping)して不純物濃度を増加させることにより、抵抗を減少させて素子の電気的特性を向上させることができる半導体素子のコンタクトプラグ形成方法を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するための本発明に係る半導体素子のコンタクトプラグ形成方法は、半導体素子を形成するための各種の要素が形成された半導体基板上にSEG法でSEGコンタクトプラグを成長させる段階と、SEGコンタクトプラグを成長させる途中で不純物をサーマルドーピングする段階と、SEGコンタクトプラグを成長させた後、不純物をサーマルドーピングする段階とを含んでなることを特徴とする。
【0006】
前記段階において、SEGコンタクトプラグはポリシリコン層を成長させて形成する。
【0007】
不純物をドーピングするサーマルドーピングは800〜950℃の温度範囲で20〜200Torrの圧力をもってH2及びPH3ガスを用いて実施する。PH3ガスはH2ガスを用いて1〜10%に希釈した後、100〜5000sccmの流量で供給する。H2ガスの流入量を1〜10slmとする。
【0008】
コンタクトプラグを形成する途中で実施するサーマルドーピングは、コンタクトプラグをSEG法により100〜500Å程度形成してから実施する。
【0009】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【0010】
図1は本発明に係る半導体素子のコンタクトプラグ形成方法を説明するための断面図である。
【0011】
図1(a)を参照すると、素子分離膜20を有する半導体基板10上に層間絶縁膜30を形成した後、層間絶縁膜30をパターニングして半導体基板10の接合部表面が露出するようにコンタクトホールを形成する。
【0012】
図1(b)を参照すると、露出した半導体基板10上にコンタクトプラグ用SEGシリコン40を成長させつつ、途中で不純物をサーマルドーピング(Thermal Doping)する。サーマルドーピングはコンタクトプラグ用SEGシリコン層40が100〜500Å程度成長したときに実施し、800〜950℃の温度範囲と20〜200Torrの圧力でPH3及びH2ガスを用いて実施する。ここで、H2ガスの流入量は1〜10SLMの範囲内とする。PH3ガスはH2ガスを用いて1〜10%に稀釈して100〜5000sccmの範囲で供給する。
【0013】
初期成長したSEGポリシリコン層は欠陥(defect)により抵抗が増加する虞があるが、成長初期に形成されたSEGポリシリコン層にサーマルドーピングを適用することにより、SEGポリシリコン層とシリコン接触部分の抵抗を最小化することができる。
【0014】
図1(c)を参照すると、コンタクトプラグ用SEGシリコン層40を完全に成長させて層間絶縁膜30のコンタクトホールを完全に埋め込んだ後、図1bで実施したサーマルドーピングを再び実施する。
【0015】
一般に、ポリシリコンにおいてリンPの濃度が1E21atoms/ccであり、これに対して、コンタクトプラグを形成するために成長させたSEGポリシリコン層の不純物濃度は1E20atoms/cc以上にはドーピングされない。このような現象はコンタクトプラグにおける抵抗増加要因として作用して素子の動作及び性能を低下させる原因となる。前述において、コンタクトプラグ用SEGポリシリコン層40を成長させる途中及び成長後に不純物を注入するサーマルドーピングを実施することは、不純物濃度が減少して抵抗成分が増加することを防止するためである。
【0016】
前記SEGポリシリコン層の成長途中及び成長後にサーマルドーピングを実施して不純物濃度を補償する工程は、メモリ素子のビット線コンタクトプラグやキャパシタのストレージ電極コンタクトプラグなど各種素子のコンタクトプラグを利用する工程に適用することができる。
【0017】
【発明の効果】
上述したように、本発明はコンタクトプラグ用ポリシリコンをSEG法で成長させてコンタクトプラグを形成する途中及び形成後にインサイツで不純物をドーピングして抵抗を減少させることにより、素子の電気的特性を向上させる効果がある。
【図面の簡単な説明】
【図1】 図1(a)乃至図1(c)は本発明に係る半導体素子のコンタクトプラグ形成方法を説明するために示す図である。
【符号の説明】
10 半導体基板
20 素子分離膜
30 層間絶縁膜
40 SEGポリシリコン層
Claims (5)
- 半導体素子を形成するための各種の要素が形成された半導体基板上にSEG法でポリシリコン層を利用してSEGコンタクトプラグを成長させる段階と、
前記SEGコンタクトプラグを成長させる途中で不純物をサーマルドーピングする段階と、
前記SEGコンタクトプラグを成長させた後、不純物をサーマルドーピングする段階とからなることを特徴とする半導体素子のコンタクトプラグ形成方法。 - 前記サーマルドーピングは800〜950℃の温度範囲で20〜200Torrの圧力をもってH2及びPH3ガスを用いて実施することを特徴とする請求項1記載の半導体素子のコンタクトプラグ形成方法。
- 前記PH3ガスはH2ガスを用いて1〜10%に稀釈した後、100〜5000sccmの流量で供給することを特徴とする請求項2記載の半導体素子のコンタクトプラグ形成方法。
- 前記H2ガスの流入量を1〜10slmとすることを特徴とする請求項2記載の半導体素子のコンタクトプラグ形成方法。
- 前記コンタクトプラグを形成する途中で実施するサーマルドーピングは前記コンタクトプラグをSEG法で100〜500Å程度形成してから実施することを特徴とする請求項1記載の半導体素子のコンタクトプラグ形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2000-35680 | 2000-06-27 | ||
KR10-2000-0035680A KR100407683B1 (ko) | 2000-06-27 | 2000-06-27 | 반도체 소자의 콘택 플러그 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002025936A JP2002025936A (ja) | 2002-01-25 |
JP4583646B2 true JP4583646B2 (ja) | 2010-11-17 |
Family
ID=19674201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001084530A Expired - Fee Related JP4583646B2 (ja) | 2000-06-27 | 2001-03-23 | 半導体素子のコンタクトプラグ形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6399488B2 (ja) |
JP (1) | JP4583646B2 (ja) |
KR (1) | KR100407683B1 (ja) |
DE (1) | DE10104780B4 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010035857A (ko) * | 1999-10-04 | 2001-05-07 | 윤종용 | 반도체소자 및 그 제조방법 |
KR100596834B1 (ko) * | 2003-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성방법 |
US20080286967A1 (en) * | 2007-05-18 | 2008-11-20 | Atmel Corporation | Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices |
US8815735B2 (en) | 2012-05-03 | 2014-08-26 | Nanya Technology Corporation | Semiconductor device and method of manufacturing the same |
KR20160018221A (ko) * | 2014-08-08 | 2016-02-17 | 에스케이하이닉스 주식회사 | 3차원 반도체 집적 회로 장치 및 그 제조방법 |
KR102240024B1 (ko) | 2014-08-22 | 2021-04-15 | 삼성전자주식회사 | 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6115372A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS62108541A (ja) * | 1985-11-07 | 1987-05-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH01205525A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | コンタクトホールの穴埋め方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6298747A (ja) * | 1985-10-25 | 1987-05-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0812918B2 (ja) * | 1986-03-28 | 1996-02-07 | 株式会社東芝 | 半導体装置の製造方法 |
US5378652A (en) * | 1989-04-19 | 1995-01-03 | Kabushiki Kaisha Toshiba | Method of making a through hole in multi-layer insulating films |
JPH0497519A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
US5134454A (en) * | 1990-09-26 | 1992-07-28 | Purdue Research Foundation | Self-aligned integrated circuit bipolar transistor having monocrystalline contacts |
JPH04163914A (ja) * | 1990-10-29 | 1992-06-09 | Nec Corp | 半導体装置の製造方法 |
JPH05217916A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 半導体装置の製造方法 |
JP3156878B2 (ja) * | 1992-04-30 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3761918B2 (ja) * | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
SE508635C2 (sv) * | 1995-11-20 | 1998-10-26 | Ericsson Telefon Ab L M | Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur |
US5753555A (en) * | 1995-11-22 | 1998-05-19 | Nec Corporation | Method for forming semiconductor device |
JP2877108B2 (ja) * | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2000156502A (ja) * | 1998-09-21 | 2000-06-06 | Texas Instr Inc <Ti> | 集積回路及び方法 |
-
2000
- 2000-06-27 KR KR10-2000-0035680A patent/KR100407683B1/ko not_active IP Right Cessation
-
2001
- 2001-02-02 DE DE10104780A patent/DE10104780B4/de not_active Expired - Fee Related
- 2001-03-23 JP JP2001084530A patent/JP4583646B2/ja not_active Expired - Fee Related
- 2001-06-12 US US09/879,555 patent/US6399488B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6115372A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS62108541A (ja) * | 1985-11-07 | 1987-05-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH01205525A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | コンタクトホールの穴埋め方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002025936A (ja) | 2002-01-25 |
US20020009882A1 (en) | 2002-01-24 |
US6399488B2 (en) | 2002-06-04 |
DE10104780B4 (de) | 2009-07-23 |
KR20020001246A (ko) | 2002-01-09 |
DE10104780A1 (de) | 2002-01-31 |
KR100407683B1 (ko) | 2003-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR100455725B1 (ko) | 반도체소자의 플러그 형성방법 | |
JP4583646B2 (ja) | 半導体素子のコンタクトプラグ形成方法 | |
US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
JP3149910B2 (ja) | 半導体装置の製造方法 | |
KR100517328B1 (ko) | 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
KR950030308A (ko) | 반도체 장치 제조방법 | |
KR101162258B1 (ko) | 반도체소자의 콘택 형성 방법 | |
KR100524802B1 (ko) | 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
KR100372640B1 (ko) | 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 | |
KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
JP2013105770A (ja) | 半導体装置の製造方法 | |
KR100431302B1 (ko) | 시스템 온 칩 소자의 제조방법 | |
KR100772715B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 | |
KR100570217B1 (ko) | 반도체 장치의 결함 제거방법 | |
JPH0583173B2 (ja) | ||
KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
KR100668821B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR20030057659A (ko) | 메모리셀 콘택 형성방법 | |
KR20040096341A (ko) | 반도체 소자의 제조방법 | |
KR20080060607A (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
KR20050104231A (ko) | 반도체 소자의 콘택플러그 형성방법 | |
KR20050003144A (ko) | 수소를 이용하여 자연산화막을 제거한 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |