KR20030057659A - 메모리셀 콘택 형성방법 - Google Patents

메모리셀 콘택 형성방법 Download PDF

Info

Publication number
KR20030057659A
KR20030057659A KR1020010087733A KR20010087733A KR20030057659A KR 20030057659 A KR20030057659 A KR 20030057659A KR 1020010087733 A KR1020010087733 A KR 1020010087733A KR 20010087733 A KR20010087733 A KR 20010087733A KR 20030057659 A KR20030057659 A KR 20030057659A
Authority
KR
South Korea
Prior art keywords
forming
silicon
contact
single crystal
contact hole
Prior art date
Application number
KR1020010087733A
Other languages
English (en)
Inventor
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010087733A priority Critical patent/KR20030057659A/ko
Publication of KR20030057659A publication Critical patent/KR20030057659A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실리콘기판상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 제거하여 소정 영역에 콘택홀을 형성하는 단계, H2베이크 및 SEG공정을 상기 콘택홀내에 선택적 단결정실리콘을 소정 두께로 형성하는 단계, 및 진공상태에서 상기 실리콘기판을 다결정실리콘 증착장비로 이동시켜 다결정실리콘을 증착하여 상기 콘택홀을 완전히 매립하여 상기 단결정실리콘과 다결정실리콘으로 이루어진 콘택 플러그를 형성하는 단계를 포함하는 메모리셀 콘택 형성방법을 제공함으로써 메모리셀의 콘택저항을 감소시키며, 기존의 SEG공정에 비해 낮은 열적 부담 및 높은 처리량을 얻으면서도 플러그의 저항은 동일한 수준으로 유지시킨다.

Description

메모리셀 콘택 형성방법{Method of forming memory cell contact}
본 발명은 반도체 메모리셀 콘택 형성방법에 관한 것으로, 특히 집적도에 영향을 주지 않으면서 셀 콘택저항을 감소시킬 수 있는 반도체 메모리셀 콘택 형성방법에 관한 것이다.
기존의 반도체소자 제조공정에 있어서의 플러그 형성공정은 대부분 게이트 사이나 비트라인 사이를 층간절연막(ILD)을 이용하여 채운 후, 콘택형성을 위한 포토리소그래피공정을 진행한 다음, 이를 SAC(self aligned contact)으로 콘택홀을 형성한다. 이후에 도핑된 폴리실리콘 등의 도전체를 증착하여 상기 형성된 콘택홀을 매립하여 상층과 하층간의 전기적으로 연결된 통로를 형성한다. 이어서 폴리실리콘 에치백이나 폴리실리콘 CMP를 진행하여 폴리실리콘 홀들을 서로 절연시키는 방법이 기존의 일반적인 방법이다.
그러나 SAC 에치후 도핑된 폴리실리콘을 증착할 때까지 장비를 바꾸면서 공정을 진행해야 하므로 대기에 노출된 실리콘표면에 자연산화막(native oxide)이 설장하게 된다. 이를 제거하기 위해 HF 용액을 이용한 세정공정이 도입된다. 그러나 결국 대기에 노출된 실리콘 표면의 특성은 실리콘 벌크와는 다른 상태를 가지게 된다. 이 때문에 수소 분위기에서 실리콘 표면을 환원시키면 그 특성이 개선된다. 이후 디클로로실레인(dichloro-silane)과 HCl가스를 사용하여 800℃ 이상에서 실리콘을 증착하면 실리콘이 노출된 곳에서만 성장하는 선택적 에피택셜 성장(selective epitaxial growth;SEG)공정이 가능하게 된다.
SEG공정을 100nm 가량의 기술에 도입한 결과, 플러그 높이를 채우기 위해 필요한 시간이 길기 때문에 발생되는 열적 부담(Thermal budget), 집적화 과정중 후속공정과의 부적합성으로 인한 결함 문제, 특히 실리콘이 노출되지 않는 곳에서도 비정상적으로 실리콘 입자가 성장하는 비정상적인 성장(abnormal growth) 등의 문제는 SEG공정이 지니고 있는 장점에 비해 커다란 단점으로 부각되고 있다.
본 발명은 상술한 종래의 SEG공정을 실리콘웨이퍼 표면에만 짧은 시간동안 적용하여 실리콘 표면상태의 변화를 방지하고, 진공상태에서 공정 챔버를 바꾸어 다결정실리콘을 증착함으로써 SEG 표면의 자연산화막의 성장을 최대한 억제하면서 단결정실리콘과 다결정실리콘의 이중층으로 된 메모리셀 콘택 형성방법을 제공하는 것을 그 목적으로 한다.
도 1 내지 도 3은 본 발명에 의한 메모리셀의 콘택 플러그 형성방법을 도시한 공정순서도.
도 4는 본 발명에 적용되는 장비의 구성을 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘기판 12 : 워드라인
13 : 스페이서 14 : 층간절연막
15 : 콘택홀 16 : 단결정실리콘
17 : 다결정실리콘
상기 목적을 달성하기 위한 본 발명의 메모리셀 콘택 형성방법은 실리콘기판상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 제거하여 소정 영역에 콘택홀을 형성하는 단계, H2베이크 및 SEG공정을 상기 콘택홀내에 선택적 단결정실리콘을 소정 두께로 형성하는 단계, 및 진공상태에서 상기 실리콘기판을 다결정실리콘 증착장비로 이동시켜 다결정실리콘을 증착하여 상기 콘택홀을 완전히 매립하여 상기 단결정실리콘과 다결정실리콘으로 이루어진 콘택 플러그를 형성하는 단계를 포함하여 구성된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 위에서 언급한 SEG공정을 실리콘웨이퍼 표면에만 짧은 시간동안 적용하여 실리콘 표면상태의 변화를 방지하고, 진공상태에서 공정 챔버를 바꾸어 폴리실리콘을 적용함으로써 SEG 표면의 자연산화막의 성장을 최대한 억제하고자 한 것이다.
기존 장비의 경우, 폴리실리콘 증착을 위해서 로 타입(furnace type)의 LPCVD(Low Pressure CVD) 공정이나 챔버타입(chamber type)의 LPCVD공정이 주로 사용되었다. 로 타입의 LPCVD 공정은 H2고온 베이크 및 SEG공정과의 적합성에 문제가 있다. H2베이크 및 SEG공정을 진행하기 위해서는 900℃ 가량의 고온이 요구된다. 플러그를 모두 채우기 위해 SEG공정을 적용하기 위해서는 매우 긴 시간이 요구되므로 장비의 처리량(throughput) 측면이나 열적 부담 측면에서 불리하다.
본 발명은 기존과는 다른 장비 구성으로 메모리셀 콘택 플러그를 형성한다.
도 1 내지 도 3에 본 발명에 의한 메모리셀 콘택 형성방법을 공정순서에 따라 도시하였다.
먼저, 도 1에 나타낸 바와 같이 실리콘기판(11)상에 공지의 기술을 사용하여 반도체 메모리소자의 워드라인(12)을 형성한 후, 워드라인(12)의 양측벽에 접하는 스페이서(13)를 형성한다.
이어서 워드라인(12) 사이가 충분히 매립되도록 실리콘기판(11) 전면에 층간절연막(14)을 형성한 후, 층간절연막(14)을 선택적으로 제거하여 플러그가 형성될 실리콘기판(11)의 표면 일부를 노출시키는 콘택홀(15)을 형성한다.
도 2에 나타낸 바와 같이, H2베이크 및 SEG공정을 750℃∼900℃에서 진행하여 상기 형성된 콘택홀(15)내에 약 100∼1000Å, 바람직하게는 500Å 정도의 선택적으로 단결정실리콘(16)을 형성한다. 이때, SiH4, Si2H6, SiH2Cl2및 HCl을 사용하여 단결정실리콘(16)을 증착하는 것이 바람직하다.
이후 진공 로드락(loadlock) 및 진공 처리기 챔버를 통해 진공상태에서 폴리실리콘 LPCVD 챔버로 상기 실리콘기판(11)를 이동시킨다. 이와 같이 진공상태에서 실리콘기판(11)을 옮기면 상기 증착된 단결정실리콘(16)과 이후에 증착할 다결정실리콘 사이의 계면에 자연산화막이 형성되는 것을 억제할 수 있다.
다음에 도 3에 나타낸 바와 같이 상기 콘택홀(15)내에 나머지 플러그를 다결정실리콘(17)으로 채운다.
즉, 본 발명은 상기 플러그 형성을 위한 단결정실리콘(16)과 다결정실리콘(17)을 하나의 시스템에서 연속적으로 증착하며, 단결정실리콘(16)을 증착한 후, 진공상태에서 실리콘기판(11)을 다결정실리콘 증착장비로 이동시켜 다결정실리콘(17)을 증착한다.
도 4는 본 발명에 사용되는 장비의 구성을 도시한 것이다.
본 발명은 도 4에 도시된 하나의 시스템에서 연속적으로 콘택 플러그 형성을 위한 단결정실리콘과 다결정실리콘을 증착한다. 이 시스템은 H2베이크 및 SEG공정을 위한 챔버(20)와 다결정실리콘 증착을 위한 LPCVD 챔버(21), 단결정실리콘 증착후 다결정실리콘 증착용 LPCVD 챔버로 실리콘기판을 진공상태에서 이동시키기 위한 진공 로드락(22,23) 및 진공 처리기(24)등을 포함하여 구성된다.
상기의 공정에 의해 콘택 플러그를 형성할 경우, 기존의 폴리실리콘 플러그에 비해 실리콘 웨이퍼와의 인터페이스가 치밀해져 플러그의 저항이 낮아지는 효과를 얻을 수 있다. 또한, 기존의 SEG공정에 비해 낮은 열적 부담 및 높은 처리량을얻으면서도 플러그의 저항은 동일한 수준으로 유지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이 본 발명에 의하면, 메모리셀의 콘택저항을 감소시킬 수 있으며, 기존의 SEG공정에 비해 낮은 열적 부담 및 높은 처리량을얻으면서도 플러그의 저항은 동일한 수준으로 유지할 수 있다.

Claims (8)

  1. 실리콘기판상에 층간절연막을 형성하는 단계와,
    상기 층간절연막을 선택적으로 제거하여 소정 영역에 콘택홀을 형성하는 단계,
    H2베이크 및 SEG공정을 상기 콘택홀내에 선택적 단결정실리콘을 소정 두께로 형성하는 단계, 및
    진공상태에서 상기 실리콘기판을 다결정실리콘 증착장비로 이동시켜 다결정실리콘을 증착하여 상기 콘택홀을 완전히 매립하여 상기 단결정실리콘과 다결정실리콘으로 이루어진 콘택 플러그를 형성하는 단계
    를 포함하는 메모리셀 콘택 형성방법.
  2. 제1항에 있어서,
    상기 콘택홀을 형성하는 소정 영역은 콘택 플러그가 형성될 부분인 것을 특징으로 하는 메모리셀 콘택 형성방법.
  3. 제1항에 있어서,
    상기 단결정실리콘 형성을 위한 공정을 750℃∼900℃에서 진행하는 것을 특징으로 하는 메모리셀 콘택 형성방법.
  4. 제1항에 있어서,
    상기 단결정실리콘은 약 100Å∼1000Å의 두께로 형성하는 것을 특징으로 하는 메모리셀 콘택 형성방법.
  5. 제1항에 있어서,
    상기 단결정실리콘은 SiH4, Si2H6, SiH2Cl2및 HCl을 사용하여 형성하는 것을 특징으로 하는 메모리셀 콘택 형성방법.
  6. 제1항에 있어서,
    상기 단결정실리콘과 다결정실리콘을 하나의 시스템에서 연속적으로 형성하는 것을 특징으로 하는 메모리셀 콘택 형성방법.
  7. 제1항에 있어서,
    상기 다결정실리콘 증착장비는 LPCVD 장비인 것을 특징으로 하는 메모리셀 콘택 형성방법.
  8. 제1항에 있어서,
    상기 진공상태는 진공 로드락(loadlock) 및 진공 처리기 챔버를 통해 얻는 것을 특징으로 하는 메모리셀 콘택 형성방법.
KR1020010087733A 2001-12-29 2001-12-29 메모리셀 콘택 형성방법 KR20030057659A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087733A KR20030057659A (ko) 2001-12-29 2001-12-29 메모리셀 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087733A KR20030057659A (ko) 2001-12-29 2001-12-29 메모리셀 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20030057659A true KR20030057659A (ko) 2003-07-07

Family

ID=32215430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087733A KR20030057659A (ko) 2001-12-29 2001-12-29 메모리셀 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20030057659A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517328B1 (ko) * 2002-09-17 2005-09-28 주식회사 하이닉스반도체 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100832022B1 (ko) 2006-12-27 2008-05-26 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517328B1 (ko) * 2002-09-17 2005-09-28 주식회사 하이닉스반도체 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100832022B1 (ko) 2006-12-27 2008-05-26 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성 방법

Similar Documents

Publication Publication Date Title
KR100484258B1 (ko) 반도체 소자 제조 방법
JP4057906B2 (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
KR100446316B1 (ko) 반도체장치의 콘택플러그 형성 방법
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
US20030005881A1 (en) Method for forming contact plug of semiconductor device
US6818537B2 (en) Method of manufacturing a contact plug for a semiconductor device
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR20030029398A (ko) 반도체소자의 플러그 형성방법
US20030068885A1 (en) Method of forming a contact plug for a semiconductor device
KR20030057659A (ko) 메모리셀 콘택 형성방법
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100414947B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100650715B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20230134285A1 (en) Method for manufacturing semiconductor device and same
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
US6713387B2 (en) Method for forming contact plug in semiconductor device
KR20070060352A (ko) 반도체 소자의 제조방법
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100784100B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH0583173B2 (ko)
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100832022B1 (ko) 반도체소자의 콘택플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application