KR20020001246A - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20020001246A
KR20020001246A KR1020000035680A KR20000035680A KR20020001246A KR 20020001246 A KR20020001246 A KR 20020001246A KR 1020000035680 A KR1020000035680 A KR 1020000035680A KR 20000035680 A KR20000035680 A KR 20000035680A KR 20020001246 A KR20020001246 A KR 20020001246A
Authority
KR
South Korea
Prior art keywords
contact plug
seg
forming
semiconductor device
gas
Prior art date
Application number
KR1020000035680A
Other languages
English (en)
Other versions
KR100407683B1 (ko
Inventor
신동석
정우석
김봉수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0035680A priority Critical patent/KR100407683B1/ko
Priority to DE10104780A priority patent/DE10104780B4/de
Priority to JP2001084530A priority patent/JP4583646B2/ja
Priority to US09/879,555 priority patent/US6399488B2/en
Publication of KR20020001246A publication Critical patent/KR20020001246A/ko
Application granted granted Critical
Publication of KR100407683B1 publication Critical patent/KR100407683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 1G bit 이상의 메모리 소자 제조 공정 중 실리콘 기판과의 계면 저항을 최소화하기 위해 폴리실리콘을 이용한 선택적 성장(Selective Epitaxial Growth; SEG)법으로 콘택 플러그를 형성하는 과정에서, 성장된 콘택 플러그용 폴리실리콘의 불순물 농도가 감소함에 따른 저항의 증가로 인하여 소자의 전기적 특성을 저하시키는 문제점을 해결하기 위하여, 콘택 플러그용 폴리실리콘을 선택적 성장법에 의해 형성하는 중간과 형성 후에 인-시투로 인(P)등과 같은 불순물을 열적 도핑(Thermal Dopping)하여 불순물 농도를 증가시켜 줌으로써 저항을 감소시켜 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming a contact plug in a semiconductor device}
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 선택 성장(Selective Epitaxial Growth; SEG)법에 의해 형성된 콘택 플러그의 불순물 농도가 감소되는 것을 방지하여 저항을 낮출 수 있는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
플러그 선택 성장 기술을 반도체 소자에 이용하는 것은 셀 사이즈의 축소와 공정 단순화 차원에서 높이 평가되고 있다. 그러나, 1G bit 이상의 DRAM 소자 개발에 있어서, 비트 라인 콘택(Bit Line Contact) 및 커패시터 전하저장 콘택(Capacitor Storage Contact) 형성을 위한 SEG 공정을 적용을 적용하기 위해서는 공정조건이 매우 중요하다.
1G bit 이상의 DRAM 소자에서는 콘택 면적(Contact Area)이 더욱 더 작아지므로 일반적으로 사용되어온 폴리실리콘을 콘택 플러그로 적용하기가 어려워진다. 그 이유는 콘택 면적이 감소할수록 접촉 저항은 점점 커지게 되는데, 이러한 점에서 폴리실리콘을 적용하는데 어려움이 있다. 즉, 실리콘 기판과 동일한 단결정으로 성장된 플러그 SEG를 적용할 경우, 실리콘과의 계면 저항을 최소화함으로써 콘택 면적 감소에 따른 저항 증가를 억제할 수 있다. 그러나 SEG를 성장할 경우 폴리실리콘에서 인(Phosphorous; P) 도핑 농도가 1E21 atoms/cc 이상인 것과 달리 P 농도가 1E20 atoms/cc 이상으로 도핑되지 않는다. 이는 실제로 SEG 플러그 공정을 적용했을 경우 저항 증가 요인이 될 수 있다.
따라서, 본 발명은 SEG법에 의해 형성된 콘택 플러그의 불순물 농도 감소로 인한 저항의 증가를 방지하기 위하여, 콘택 플러그를 선택적 성장법에 의해 형성하는 중간과 형성 후에 인-시투로 인(P)등과 같은 불순물을 열적 도핑(ThermalDopping)하여 불순물 농도를 증가시키므로써 저항을 감소시켜 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 20 : 소자 분리막
30 : 층간 절연막 40 : SEG 폴리실리콘층
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 선택적 성장법으로 SEG 콘택 플러그를 성장시키는 단계, SEG 콘택 플러그를 성장시키는 과정 중에 불순물을 열적 도핑하는 단계 및 SEG 콘택 플러그를 성장시킨 후에 불순물을 열적 도핑하는 단계를 포함하여 이루어진다.
상기의 단계에서 SEG 콘택 플러그는 폴리실리콘층을 성장시켜 형성한다.
불순물을 도핑하는 열적 도핑은 800 내지 950℃의 온도범위에서 20 내지 200Torr 압력으로 H2및 PH3가스를 이용하여 실시한다. PH3가스는 H2가스를 이용하여 1 내지 10%로 희석한 다음, 100 내지 5000sccm의 유량으로 공급한다. H2가스의 유입량은 1 내지 10slm으로 한다.
콘택 플러그를 형성하는 과정 중 실시하는 열적 도핑은 콘택 플러그를 선택적 성장법으로 100 내지 500Å 정도 형성한 이후부터 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 단면도이다.
도 1a를 참조하면, 소자 분리막(20)이 형성된 반도체 기판(10) 상에 층간 절연막(30)을 형성한 후 층간 절연막(30)을 패터닝하여 반도체 기판(10)의 접합부 표면이 노출되도록 콘택홀을 형성한다.
도 1b를 참조하면, 노출된 반도체 기판(10) 상에 콘택 플러그용 SEG 실리콘층(40)을 성장시키면서 중간에 불순물을 열적 도핑(Thermal Doping)한다. 열적 도핑은 콘택 플러그용 SEG 실리콘층(40)이 100 내지 500Å 정도 성장하였을 때 실시하며, 800 내지 950℃의 온도범위와 20 내지 200Torr의 압력에서 PH3및 H2가스를 이용하여 실시한다. 여기서, H2가스의 유입량은 1 내지 10 SLM의 범위이다. PH3가스는 H2가스를 이용하여 1 내지 l0%로 희석시켜 100 내지 5000sccm의 범위로 공급한다.
초기 성장된 SEG 폴리실리콘층은 결함(Defect)로 인한 저항의 증가가 발생할 수 있으나, 성장 초기에 형성된 SEG 폴리실리콘층에 열적 도핑을 적용하므로써 SEG 폴리길리콘층과 실리콘 접촉 부분의 저항을 최소화 할 수 있다.
도 1c를 참조하면, 콘택 플러그용 SEG 실리콘층(40)을 완전히 성장시켜 층간 절연막(30)에 형성된 콘택홀을 완전히 매립한 후, 도 1b에서 실시한 열적 도핑을 다시 실시한다.
일반적으로, 폴리실리콘에서 인(P)의 농도가 1E21 atoms/cc 인것에 비하여, 콘택 플러그를 형성하기 위하여 성장시킨 SEG 폴리실리콘층의 불순물 농도는 1E20atoms/cc 이상으로 도핑되지 않는다. 이러한 현상은 콘택 플러그에서의 저항 증가 요인으로 작용하여 소자의 동작 및 성능을 저하시키는 원인이 된다. 상기에서 콘택 플러그용 SEG 폴리실리콘층(40)을 성장시키는 과정 및 성장 후에 불순물을 주입하는 열적 도핑을 실시하는 것은 불순물 농도가 감소하여 저항 성분이 증가하는 것을 방지하기 위하여 실시하는 것이다.
상기한 SEG 폴리실리콘층 성장 과정 및 성장 후에 열적 도핑을 실시하여 불순물 농도를 보상해주는 공정은 메모리 소자의 비트라인 콘택 플러그나 커패시터의 저장 전극 콘택 플러그 등 여러 소자의 콘택 플러그를 이용하는 공정에 적용할 수 있다.
상술한 바와 같이, 본 발명은 콘택 플러그용 폴리실리콘을 SEG법으로 성장시켜 콘택 플러그를 형성하는 중간 및 형성 후에 인-시투로 불순물을 도핑하여 저항을 감소시키므로써 소자의 전기적 특성을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 선택적 성장법으로 SEG 콘택 플러그를 성장시키는 단계;
    상기 SEG 콘택 플러그를 성장시키는 과정 중에 불순물을 열적 도핑하는 단계; 및
    상기 SEG 콘택 플러그를 성장시킨 후에 불순물을 열적 도핑하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 SEG 콘택 플러그는 폴리실리콘층을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  3. 제 1 항에 있어서,
    상기 열적 도핑은 800 내지 950℃의 온도범위에서 20 내지 200Torr 압력으로 H2및 PH3가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  4. 제 3 항에 있어서,
    상기 PH3가스는 H2가스를 이용하여 1 내지 10%로 희석한 다음, 100 내지 5000sccm의 유량으로 공급하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  5. 제 3 항에 있어서,
    상기 H2가스의 유입량은 1 내지 10slm으로 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  6. 제 1 항에 있어서,
    상기 콘택 플러그를 형성하는 과정 중 실시하는 열적 도핑은 상기 콘택 플러그를 선택적 성장법으로 100 내지 500Å 정도 형성한 이후부터 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
KR10-2000-0035680A 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법 KR100407683B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0035680A KR100407683B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법
DE10104780A DE10104780B4 (de) 2000-06-27 2001-02-02 Verfahren zur Herstellung eines Steckkontakts in einem Halbleiterbauelement
JP2001084530A JP4583646B2 (ja) 2000-06-27 2001-03-23 半導体素子のコンタクトプラグ形成方法
US09/879,555 US6399488B2 (en) 2000-06-27 2001-06-12 Method of manufacturing a contact plug in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0035680A KR100407683B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020001246A true KR20020001246A (ko) 2002-01-09
KR100407683B1 KR100407683B1 (ko) 2003-12-01

Family

ID=19674201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035680A KR100407683B1 (ko) 2000-06-27 2000-06-27 반도체 소자의 콘택 플러그 형성 방법

Country Status (4)

Country Link
US (1) US6399488B2 (ko)
JP (1) JP4583646B2 (ko)
KR (1) KR100407683B1 (ko)
DE (1) DE10104780B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035857A (ko) * 1999-10-04 2001-05-07 윤종용 반도체소자 및 그 제조방법
KR100596834B1 (ko) * 2003-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 폴리실리콘 플러그 형성방법
US20080286967A1 (en) * 2007-05-18 2008-11-20 Atmel Corporation Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices
US8815735B2 (en) 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
KR20160018221A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
KR102240024B1 (ko) 2014-08-22 2021-04-15 삼성전자주식회사 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115372A (ja) * 1984-07-02 1986-01-23 Toshiba Corp 半導体装置およびその製造方法
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH0682628B2 (ja) * 1985-11-07 1994-10-19 松下電子工業株式会社 半導体装置の製造方法
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
JPH01205525A (ja) * 1988-02-12 1989-08-17 Sony Corp コンタクトホールの穴埋め方法
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JPH0497519A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5134454A (en) * 1990-09-26 1992-07-28 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JPH04163914A (ja) * 1990-10-29 1992-06-09 Nec Corp 半導体装置の製造方法
JPH05217916A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体装置の製造方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
SE508635C2 (sv) * 1995-11-20 1998-10-26 Ericsson Telefon Ab L M Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法

Also Published As

Publication number Publication date
US20020009882A1 (en) 2002-01-24
JP2002025936A (ja) 2002-01-25
DE10104780A1 (de) 2002-01-31
US6399488B2 (en) 2002-06-04
DE10104780B4 (de) 2009-07-23
JP4583646B2 (ja) 2010-11-17
KR100407683B1 (ko) 2003-12-01

Similar Documents

Publication Publication Date Title
KR20030078562A (ko) 반도체장치의 콘택플러그 형성 방법
KR100390919B1 (ko) 반도체소자의 제조방법
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100455725B1 (ko) 반도체소자의 플러그 형성방법
KR100407683B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100524800B1 (ko) 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR20080058006A (ko) 반도체 소자의 제조방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100346454B1 (ko) 반도체소자의 저장전극 형성방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR20010064119A (ko) 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법
KR20050050711A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100278276B1 (ko) 선택성장법을이용한콘택플러그형성방법
KR20080060607A (ko) 반도체 장치의 콘택 플러그 형성 방법
KR20050003144A (ko) 수소를 이용하여 자연산화막을 제거한 반도체 소자 제조방법
KR20030086835A (ko) 시스템 온 칩 소자의 제조방법
KR20030057659A (ko) 메모리셀 콘택 형성방법
KR20010045423A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee