DE112006000558B4 - Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens - Google Patents

Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens Download PDF

Info

Publication number
DE112006000558B4
DE112006000558B4 DE112006000558.8T DE112006000558T DE112006000558B4 DE 112006000558 B4 DE112006000558 B4 DE 112006000558B4 DE 112006000558 T DE112006000558 T DE 112006000558T DE 112006000558 B4 DE112006000558 B4 DE 112006000558B4
Authority
DE
Germany
Prior art keywords
trench
layer
semiconductor device
semiconductor
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112006000558.8T
Other languages
English (en)
Other versions
DE112006000558T5 (de
Inventor
The-Tu Chau
Hoang Le
Kuo-In Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of DE112006000558T5 publication Critical patent/DE112006000558T5/de
Application granted granted Critical
Publication of DE112006000558B4 publication Critical patent/DE112006000558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Halbleiterherstellverfahren (800) zur Ausbildung eines schmalen Grabens (140) mit den folgenden Schritten: Ausbilden (810) einer ersten Schicht (110) eines Isolationsmateriales auf einem Substrat (101); Erzeugen (820) eines Grabens (120) durch die erste Schicht (110) des Isolationsmateriales und in das Substrat (101); Ausbilden (830) eines zweiten Isolationsmateriales (115) auf der ersten Schicht (110) und auf freiliegenden Abschnitten des Grabens (120); Entfernen (840) des zweiten Isolationsmateriales (115) von der ersten Schicht (110) des Isolationsmateriales und dem Boden des Grabens (120); Füllen (850) des Grabens (120) mit einem epitaxialen Material (130); Entfernen (860) der ersten Schicht (110) des Isolationsmateriales; und Ausbilden (870) eines schmalen Grabens (140) durch die Entfernung von verbleibenden Abschnitten des zweiten Isolationsmateriales (115).

Description

  • Ausführungsformen der vorliegenden Erfindung betreffen die Gebiete der Herstellung von Halbleitern, genauer gesagt Systeme und Verfahren zur Ausbildung von schmalen Grabenstrukturen in Halbleitern.
  • Die auf unerbittliche Weise erfolgende Größenverringerung, d. h. Verringerung der kritischen Abmessungen, von modernen Halbleitervorrichtungen führt zu einer zunehmenden Halbleiterdichte in einer großen Vielzahl von Typen von Halbleitervorrichtungen. Herkömmliche Verfahren zur Herstellung von Gräben in Halbleitern, wie sie beispielsweise üblicherweise bei Leistungshalbleitern und Speicherhalbleitern, d. h. dynamischen RAM's, Anwendung finden, sind immer größer werdenden Herausforderungen in Bezug auf die Konstruktion von immer schmaleren Gräben ausgesetzt, die diesen Abnahmen der kritischen Prozessdimensionen von Halbleitern entsprechen. Ferner werden an einige Halbleiteranwendungen Anforderungen an die Leistungsdichte und/oder Spannung gestellt, die derartig abnehmende Prozessdimensionen lindern.
  • In der US 5 963 822 A ist ein Verfahren zum Ausbilden von selektiven Epitaxialfilmen beschrieben. Hierbei wird ein dünner Isolierfilm, der als eine Maske dient, auf der gesamten Oberfläche eines Halbleitersubstrats ausgebildet. Ein Öffnungsbereich, der das Halbleitersubstrat erreicht, wird in einem gewünschten Bereich des dünnen Isolierfilms ausgebildet. Ein Epitaxialfilm wächst in dem Öffnungsbereich selektiv auf. Anschließend erfolgt ein Glühen des Halbleitersubstrats mit dem Epitaxialfilm bei einem Druck von mindestens 1000 Pa und einer Temperatur von 800°C.
  • Ein weiteres Verfahren zum Ausbilden einer Isolationsschicht auf einem Halbleiter ist in KR 1020040036958 A beschrieben. Ein Isolationsschichtmuster, das eine Isolierregion sowie einen Graben zeigt, wird auf einem Silicium-Substrat ausgebildet. Eine thermische Oxidschicht wird auf der Oberfläche des Grabens ausgebildet. Eine Stickstoffschicht wird auf der übrigen Struktur ausgebildet. Die Nitridschicht wird geätzt, um einen Nitridschichtabstand an der Seitenwand des Isolationsschichtmusters und des Grabens auszubilden. Die thermische Oxidschicht wird geätzt, um das Silicium-Substrat durch Verwenden des Isolationsschichtmusters sowie des Nitridschichtabstandhalters als Ätzmaske freizulegen. Eine vorbestimmte Dicke einer Siliciumschicht wird auf dem freigelegten Silicium-Substrat durch ein SEG-Verfahren ausgebildet.
  • US 4 843 025 A beschreibt ein Herstellverfahren für Grabenzellenkondensatoren auf einem Halbleitersubstrat. Zunächst wird ein erster Graben ausgebildet. Anschließend wird eine Oxidschicht auf den Seitenwänden und dem Boden des ersten Grabens ausgebildet. Danach wird eine Silicium-Nitrid-Schicht auf der Oxidschicht der Seitenwände des ersten Grabens ausgebildet und die Oxidschicht auf dem Boden des ersten Grabens wird entfernt. Dann wird diese Silicium-Nitrid-Schicht entfernt und eine Epitaxialschicht wird aufgewachsen. Weiterhin wird die übrige Oxidschicht an den Wänden des ersten Grabens entfernt, um einen ringförmigen zweiten Graben zu bilden.
  • Ein Verfahren zum Erzeugen vollständig eingelassener Feldisolationsregionen mittels Oxidieren einer selektiv gewachsenen Epitaxial-Silicium-Schicht ist in US 5 087 586 A beschrieben. Zunächst wird eine epitaxial gewachsene Silicium-Schicht oxidiert. Die Ränder dieser Schicht sind von aktiven Siliciumbereichen mittels eines Silicium-Nitrid-Abstandshalters isoliert. Jeder Nitrid-Abstandshalter hängt mit einem horizontalen Silicium-Nitridschichtsegment zusammen, das einen aktiven Bereich vor der Oxidation während einer thermischen Feldoxidation schützt. Weiterhin ist eine Modifikation des Verfahrens beschrieben, das die Ablagerung einer zusätzlichen Silicium-Dioxidschicht sowie ein Nassätzen erfordert, um die Abstandshalter zu entfernen, die von der zusätzlichen Schicht erzeugt wurden.
  • In US 4 758 531 A ist ein Verfahren zum Herstellen von defektfreien Silicium-Inseln unter Verwendung von SEG beschrieben. Zunächst wird ein Siliciumsubstrat bereitgestellt auf dem ein epitaxiales Siliciumkristall wächst. Die äußere Oberflächenschicht des SEG-Siliciumkristalls enthält aber defektes Material, welches mittels Oxidation der äußeren Schicht zu Siliciumdioxid entfernt wird. Dies beseitigt die äußere Schicht mit dem Defekt und erzeugt eine neue äußere Schicht, die im Wesentlichen defektfrei ist.
  • Daher besteht ein Bedarf nach Systemen und Verfahren für schmale Halbleitergrabenstrukturen.
  • Es werden daher Systeme und Verfahren für schmale Halbleitergrabenstrukturen offenbart. Bei einer ersten Verfahrensausführungsform umfasst ein Verfahren zum Ausbilden eines schmalen Grabens die Ausbildung einer ersten Schicht aus einem Isolationsmaterial auf einem Substrat und die Erzeugung eines Grabens durch die erste Schicht des Isolationsmateriales und in das Substrat. Ein zweites Isolationsmaterial wird auf der ersten Schicht und auf freiliegenden Abschnitten des Grabens ausgebildet, und das zweite Isolationsmaterial wird von der ersten Schicht des Isolationsmateriales und dem Boden des Grabens entfernt. Der Graben wird mit einem epitaxialen Material gefüllt, und die erste Schicht des Isolationsmateriales wird entfernt. Durch die Entfernung der verbleibenden Abschnitte des zweiten Isolationsmateriales wird ein schmaler Graben ausgebildet.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung besitzt eine Halbleitervorrichtung einen Graben, der dadurch gekennzeichnet ist, dass er eine Breitenabmessung besitzt, die geringer ist als ein Zehntel der kritischen Abmessung des zur Herstellung der Halbleitervorrichtung verwendeten Halbleiterprozesses.
  • Gemäß einer anderen Verfahrensausführungsform der vorliegenden Erfindung wird ein erster Graben in einem Halbleitersubstrat ausgebildet. Eine erste Materialschicht wird benachbart zu und parallel zu einem Rand des ersten Grabens aufgebracht. Eine zweite Materialschicht wird benachbart zu und parallel zu einem Rand der ersten Materialschicht aufgebracht. Die erste Materialschicht wird entfernt, während die zweite Materialschicht zur Ausbildung eines schmalen Grabens zurückgehalten wird.
  • Es folgt nunmehr eine Kurzbeschreibung der Zeichnungen. Hiervon zeigen:
  • 1, 2, 3, 4, 5 und 6 Seitenschnittansichten eines Wafers in Zwischenstadien zur Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung;
  • 7 eine Seitenschnittansicht eines Wafers mit einem fertigen schmalen Graben gemäß Ausführungsformen der vorliegenden Erfindung; und
  • 8 ein Verfahren zur Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung.
  • Es wird nunmehr im einzelnen auf verschiedene Ausführungsformen der Erfindung Bezug genommen, von denen Beispiele in den Zeichnungen dargestellt sind.
  • Herkömmliche Halbleiterprozesstechniken sind generell nicht in der Lage, einen vertikalen Graben herzustellen, der schmaler ist, d. h. eine geringere Breite besitzt, als die kritische Abmessung (CD) eines Halbleiterprozesses. Üblicherweise wird eine minimale Grabenbreite durch die Fähigkeit des lithographischen Prozesses festgelegt.
  • Die Anwendung eines Prozesses mit einer kleineren kritischen Abmessung zur Herstellung von schmaleren Gräben ist nicht immer kommerziell durchführbar. Beispielsweise steht zu irgendeinem vorgegebenen Zeitpunkt nur eine minimale Prozessgeometrie zur Verfügung. Ferner gibt es viele Fälle, bei denen sich eine verbesserte Prozessgeometrie verbietet, da sie zu teuer ist, jedoch schmalere Gräben trotzdem vorteilhaft wären.
  • 1 zeigt eine Seitenschnittansicht eines Wafers in einem Zwischenstadium zur Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 1 zeigt eine erste Isolationsschicht 110, beispielsweise aus einem Oxid oder Nitrid, die auf der Oberseite eines Substrates 101 gewachsen ist. Es wird davon ausgegangen, dass Ausführungsformen der vorliegenden Erfindung für eine große Vielzahl von Substraten, d. h. aus Silicium oder Germanium, sowie für eine Vielzahl von Dotierungsniveaus, einschließlich der Ausbildung in und/oder auf epitaxialen Schichten, besonders geeignet sind.
  • 2 zeigt eine Seitenschnittansicht eines Wafers in einem Zwischenstadium der Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 2 zeigt einen Graben 120, der über herkömmliche Grabenätztechniken durch die erste Isolationsschicht 110 in das Substrat 101 ausgebildet ist. Generell ist die Tiefe des Grabens 120 vom Design der Halbleitervorrichtung, bei der der Graben Verwendung findet, abhängig.
  • Nach Ausbildung des Grabens 120 wird ein zweiter Isolationsfilm 115 auf sämtlichen freiliegenden Flächen abgeschieden oder man lässt ihn hierauf wachsen. Beispielsweise wird der zweite Isolationsfilm 115 auf der Oberseite der ersten Isolationsschicht 110 und auf den Wänden und dem Boden des Grabens 120 abgeschieden oder hierauf wachsengelassen.
  • 3 zeigt eine Seitenschnittansicht eines Wafers in einem Zwischenstadium der Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 3 zeigt die Grabenstruktur, nachdem der zweite Isolationsfilm 115 von der Oberseite und dem Boden des Grabens 120 über einen Abschirmtrockenätzprozess entfernt worden ist.
  • 4 zeigt eine Seitenschnittansicht eines Wafers in einem Zwischenstadium der Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 4 zeigt den Graben 120, der über einen selektiven epitaxialen Wachstumsprozess mit einer kristallinen epitaxialen Füllmasse 130 gefüllt worden ist. Ausführungsformen gemäß der vorliegenden Erfindung sind gut geeignet für eine epitaxiale Füllmasse 130, die ein dotiertes oder nichtdotiertes Material vom n-Typ oder p-Typ umfasst. Die epitaxiale Füllmasse 130 sollte man mindestens bis zum Boden der ersten Isolationsschicht 110 wachsen lassen.
  • 5 zeigt eine Seitenschnittansicht eines Siliciumwafers in einem Zwischenstadium der Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 5 zeigt den Graben 120, nachdem über einen chemisch-mechanischen Poliervorgang verbleibende Abschnitte der ersten Isolationsschicht 110 entfernt worden sind.
  • 6 zeigt eine Seitenschnittansicht eines Wafers in einem Zwischenstadium der Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. 6 zeigt die Füllmasse 130, nachdem verbleibende Abschnitte der zweiten Isolationsschicht 115 (5) über einen Ätzvorgang entfernt worden sind.
  • Es versteht sich, dass die Entfernung des zweiten Isolationsmateriales 115 (5) entlang den Seitenabschnitten der Füllmasse 130 zu schmalen Gräben 140 gemäß Ausführungsformen der vorliegenden Erfindung führt.
  • 7 zeigt eine Seitenschnittansicht eines Wafers mit einem fertigen schmalen Graben gemäß Ausführungsformen der vorliegenden Erfindung. 7 zeigt schmale Gräben 140, nachdem eine Hochtemperaturglühbehandlung in einer Wasserstoffumgebungsatmosphäre die Grabenecken und/oder Oberfläche geglättet hat.
  • Es versteht sich, dass das Isolationsmaterial 115 generell bis zu einer Dicke geformt werden kann, die viel geringer ist als eine kritische Abmessung eines Halbleiterprozesses. Daher können Gräben, die in Halbleitern gemäß den Ausführungsformen der vorliegenden Erfindung ausgebildet werden, dünner (schmaler) sein als eine kritische Abmessung des Halbleiterprozesses, der zur Herstellung des Halbleiters eingesetzt wird. Beispielsweise wurden Prototyp-Gräben mit einer Breite von 20 nm bis 30 nm (200 Å bis 300 Å) unter Verwendung eines 1,0 μm-Prozesses konstruiert. Simulationsergebnisse zeigen auf, dass Gräben mit einer geringeren Breite als etwa 10 nm (100 Å) auf diese Weise hergestellt werden können. Derartige Gräben können über 1.000mal kleiner sein als die kritische Abmessung des Prozesses.
  • 8 zeigt einen Halbleiterherstellprozess 800 zur Ausbildung eines schmalen Grabens gemäß Ausführungsformen der vorliegenden Erfindung. In Schritt 810 wird eine erste Schicht aus Isolationsmaterial auf einem Substrat ausgebildet. Das Isolationsmaterial kann abgeschieden, d. h. durch PECVD, werden oder thermisch wachsen.
  • In Schritt 820 wird ein Graben durch die erste Schicht des Isolationsmateriales in das Substrat erzeugt. In Schritt 830 wird ein zweites Isolationsmaterial auf der ersten Schicht und auf freiliegenden Abschnitten des Grabens ausgebildet.
  • In Schritt 840 wird das zweite Isolationsmaterial von der ersten Schicht des Isolationsmateriales und dem Boden des Grabens, beispielsweise über einen Abschirmtrockenätzprozess, entfernt.
  • In Schritt 850 wird der Graben mit einem epitaxialen Material, beispielsweise über einen selektiven epitaxialen Wachstumsprozess, gefüllt. In Schritt 860 wird die erste Schicht des Isolationsmateriales entfernt, beispielsweise über einen chemisch-mechanischen Polierprozess.
  • In Schritt 870 wird ein schmaler Graben durch die Entfernung der verbleibenden Abschnitte des zweiten Isolationsmateriales gebildet.
  • Im wahlweisen Schritt 880 wird ein Hochtemperaturglühvorgang in einer Wasserstoffumgebungsatmosphäre zur Glättung der Grabenoberfläche durchgeführt.
  • Obwohl das im Ablaufdiagramm 800 dargestellte Verfahren dieser Ausführungsform spezielle Sequenzen und Operationsquantitäten besitzt, ist die vorliegende Erfindung auch für andere Ausführungsformen geeignet.
  • Auf diese Weise kann ein schmaler Graben geformt werden, der eine Breite besitzt, die sehr viel geringer ist als eine kritische Dimension eines Halbleiterprozesses. Solche schmalen Gräben erhöhen auf vorteilhafte Weise die Dichte von Halbleitern mit vertikalen Kanälen und setzen auf günstige Weise den Widerstand von derartigen Vorrichtungen herab, beispielsweise in vertikalen Metalloxid-Leistungshalbleitern (MOSFETs).
  • Somit stellen die Ausführungsformen der vorliegenden Erfindung Systeme und Verfahren für schmale Halbleitergräbenstrukturen zur Verfügung. Ferner werden in Verbindung mit den vorstehend genannten Vorteilen durch die Ausführungsformen der vorliegenden Erfindung Systems und Verfahren für schmale Halbleitergräbenstrukturen zur Verfügung gestellt, die die Konstruktion von Gräben mit einer Breite ermöglichen, die sehr viel geringer ist als eine kritische Abmessung eines Halbleiterprozesses. Als weiterer Vorteil werden in Verbindung mit den vorstehend erwähnten Vorteilen Systeme und Verfahren von schmalen Halbleitergräbenstrukturen in einer Weise bereitgestellt, die mit vorhandenen Halbleiterprozesssystemen und Herstellprozessen kompatibel und komplenmentär ist.

Claims (20)

  1. Halbleiterherstellverfahren (800) zur Ausbildung eines schmalen Grabens (140) mit den folgenden Schritten: Ausbilden (810) einer ersten Schicht (110) eines Isolationsmateriales auf einem Substrat (101); Erzeugen (820) eines Grabens (120) durch die erste Schicht (110) des Isolationsmateriales und in das Substrat (101); Ausbilden (830) eines zweiten Isolationsmateriales (115) auf der ersten Schicht (110) und auf freiliegenden Abschnitten des Grabens (120); Entfernen (840) des zweiten Isolationsmateriales (115) von der ersten Schicht (110) des Isolationsmateriales und dem Boden des Grabens (120); Füllen (850) des Grabens (120) mit einem epitaxialen Material (130); Entfernen (860) der ersten Schicht (110) des Isolationsmateriales; und Ausbilden (870) eines schmalen Grabens (140) durch die Entfernung von verbleibenden Abschnitten des zweiten Isolationsmateriales (115).
  2. Verfahren nach Anspruch 1, bei dem das Ausbilden (810) einer ersten Schicht (110) eines Isolationsmateriales das Wachsenlassen der ersten Schicht (110) des Isolationsmateriales umfasst.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Ausbilden (830) eines zweiten Isolationsmateriales (115) das Wachsenlassen des zweiten Isolationsmateriales (115) umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Entfernen (840) des zweiten Isolationsmateriales (115) das Anwenden eines Abschirmtrockenätzprozesses umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Füllen (850) das Wachsenlassen von epitaxialem Material (130) umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem das Entfernen (860) der ersten Schicht (110) des Isolationsmateriales ein chemisch-mechanisches Polieren umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, das des weiteren das Glühen (880) des Substrates (101) bei hoher Temperatur in einer Wasserstoffumgebungsatmosphäre umfasst.
  8. Halbleitervorrichtung mit einem Graben (140), wobei der Graben (140) eine Breitenabmessung besitzt, die geringer ist als ein Zehntel der kritischen Abmessung des Halbleiterprozesses, der zum Herstellen der Halbleitervorrichtung eingesetzt wird.
  9. Halbleitervorrichtung nach Anspruch 8, bei der der Graben (140) dadurch gekennzeichnet ist, dass er eine Breitenabmessung besitzt, die geringer ist als ein Hundertstel der kritische Abmessung des Halbleiterprozesses, der zum Herstellen der Halbleitervorrichtung eingesetzt wird.
  10. Halbleitervorrichtung nach Anspruch 8, bei der der Graben (140) dadurch gekennzeichnet ist, dass er eine Breitenabmessung besitzt, die geringer ist als ein Tausendstel der kritischen Abmessung des Halbleiterprozesses, der zur Herstellung der Halbleitervorrichtung eingesetzt wird.
  11. Halbleitervorrichtung nach einem der Ansprüche 8 bis 10, die des weiteren einen Bereich aus epitaxialem Material (130) mit etwa der gleichen Tiefe wie der Graben (140) in benachbarter Anordnung zum Graben (140) umfasst.
  12. Halbleitervorrichtung nach Anspruch 11, bei der das epitaxiale Material (130) von einem entgegengesetzten Trägertyp eines Substrates (101) der Halbleitervorrichtung ist.
  13. Halbleitervorrichtung nach Anspruch 11, bei der der Bereich (130) des epitaxialen Materiales nur auf einer Seite des Grabens (140) angeordnet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, die des weiteren einen vertikalen Kanal benachbart zum Graben (140) aufweist.
  15. Verfahren zur Ausbildung eines schmalen Grabens (140) mit den folgenden Schritten: Ausbilden eines ersten Grabens (120) in einem Halbleitersubstrat (101); Aufbringen einer ersten Materialschicht (115) benachbart und im wesentlichen parallel zu einem Rand des ersten Grabens (120); Aufbringen einer zweiten Materialschicht (130) benachbart und im wesentlichen parallel zu einem Rand der ersten Materialschicht (115); und Entfernen der ersten Materialschicht (115), während die zweite Materialschicht (130) zur Ausbildung eines schmalen Grabens (140) zurückgehalten wird.
  16. Verfahren nach Anspruch 15, bei dem die erste Materialschicht (115) ein Isolationsmaterial umfasst.
  17. Verfahren nach Anspruch 15 oder 16, bei dem die zweite Materialschicht (130) eine epitaxiale Form eines Materiales umfasst, das das Halbleitersubstrat (101) umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, bei dem der schmale Graben (140) dadurch gekennzeichnet ist, dass er eine Breitenabmessung besitzt, die geringer ist als ein Zehntel der kritischen Abmessung des Halbleiterprozesses, der zum Herstellen einer Halbleitervorrichtung auf dem Halbleitersubstrat eingesetzt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem das Aufbringen einer ersten Materialschicht (115) das Wachsenlassen des Materiales umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, bei dem das Aufbringen einer zweiten Materialschicht (130) das Wachsenlassen des Materiales umfasst.
DE112006000558.8T 2005-03-11 2006-03-10 Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens Active DE112006000558B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US66119805P 2005-03-11 2005-03-11
US60/661,198 2005-03-11
US11/373,630 US9685524B2 (en) 2005-03-11 2006-03-09 Narrow semiconductor trench structure
US11/373,630 2006-03-09
PCT/US2006/009001 WO2006099354A1 (en) 2005-03-11 2006-03-10 Narrow semiconductor trench structure

Publications (2)

Publication Number Publication Date
DE112006000558T5 DE112006000558T5 (de) 2008-02-14
DE112006000558B4 true DE112006000558B4 (de) 2015-08-13

Family

ID=36992042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000558.8T Active DE112006000558B4 (de) 2005-03-11 2006-03-10 Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens

Country Status (5)

Country Link
US (2) US9685524B2 (de)
JP (1) JP2008533725A (de)
KR (1) KR101164890B1 (de)
DE (1) DE112006000558B4 (de)
WO (1) WO2006099354A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
KR101226888B1 (ko) 2007-11-23 2013-01-28 제일모직주식회사 소수성 및 내알칼리성이 우수한 실리콘계 미립자, 그 제조방법 및 이를 이용한 코팅액
US8546204B2 (en) 2011-10-03 2013-10-01 International Business Machines Corporation Method for growing conformal epi layers and structure thereof
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US4843025A (en) * 1987-05-25 1989-06-27 Matsushita Electronics Corporation Method of fabricating trench cell capacitors on a semocondcutor substrate
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
US5963822A (en) * 1996-04-12 1999-10-05 Kabushiki Kaisha Toshiba Method of forming selective epitaxial film
KR20040036958A (ko) * 2002-10-25 2004-05-04 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131524A (en) 1969-11-24 1978-12-26 U.S. Philips Corporation Manufacture of semiconductor devices
JPS58100441A (ja) 1981-12-10 1983-06-15 Toshiba Corp 半導体装置の製造方法
JPS58168258A (ja) 1982-03-30 1983-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置およびその製造方法
JPS58197839A (ja) 1982-05-14 1983-11-17 Toshiba Corp 半導体装置の製造方法
JPS5935445A (ja) 1982-08-24 1984-02-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4605919A (en) 1982-10-04 1986-08-12 Becton, Dickinson And Company Piezoresistive transducer
JPS6122630A (ja) 1984-07-10 1986-01-31 Sony Corp 半導体装置の製造方法
US4835585A (en) 1984-11-26 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench gate structures
JPS61256739A (ja) 1985-05-10 1986-11-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6292361A (ja) 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JPS62298130A (ja) 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 素子分離方法
US4799990A (en) 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
JP2518855B2 (ja) 1987-07-01 1996-07-31 株式会社日立製作所 半導体装置とその製造方法
JPS6476755A (en) 1987-09-18 1989-03-22 Hitachi Ltd Semiconductor device
JPH0235736A (ja) 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置
EP0354449A3 (de) 1988-08-08 1991-01-02 Seiko Epson Corporation Einkristall-Halbleitersubstrat
JPH0258248A (ja) 1988-08-23 1990-02-27 Seiko Epson Corp 半導体装置の製造方法
US4939557A (en) 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
JPH0344067A (ja) 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5182233A (en) 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
JP3131239B2 (ja) 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JPH07176745A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3755228B2 (ja) 1997-04-14 2006-03-15 株式会社ニコン 荷電粒子線露光装置
US6373100B1 (en) 1998-03-04 2002-04-16 Semiconductor Components Industries Llc Semiconductor device and method for fabricating the same
EP0996160A1 (de) 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Kontaktaufbau für ein Halbleiterbauelement
US7578923B2 (en) 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6245615B1 (en) 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6605843B1 (en) 2000-08-11 2003-08-12 Advanced Micro Devices, Inc. Fully depleted SOI device with tungsten damascene contacts and method of forming same
JP4764987B2 (ja) 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP2002231945A (ja) 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法
JP3534084B2 (ja) 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
EP1267415A3 (de) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
US6436791B1 (en) 2001-06-14 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing a very deep STI (shallow trench isolation)
US6764906B2 (en) 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US7045859B2 (en) 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
EP1302982A1 (de) 2001-10-12 2003-04-16 Infineon Technologies AG Verfahren zum Ausbilden einer vertikalen Feldeffekttransistoreinrichtung
ITVA20020005A1 (it) * 2002-01-25 2003-07-25 St Microelectronics Srl Flusso di processo per la realizzazione di un transitore mos di potenza a trench di gate con canale di dimensioni scalate
US6753250B1 (en) * 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films
JP4055504B2 (ja) 2002-07-23 2008-03-05 トヨタ自動車株式会社 半導体装置
US7161168B2 (en) * 2002-07-30 2007-01-09 The Regents Of The University Of California Superlattice nanopatterning of wires and complex patterns
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2004146626A (ja) 2002-10-25 2004-05-20 Toshiba Corp 半導体装置
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US6844238B2 (en) 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
EP1616348A1 (de) * 2003-04-17 2006-01-18 X-FAB Semiconductor Foundries AG Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7192495B1 (en) * 2003-08-29 2007-03-20 Micron Technology, Inc. Intermediate anneal for metal deposition
US7022578B2 (en) 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US6967112B2 (en) 2003-12-23 2005-11-22 Sharp Laboratories Of America, Inc. Three-dimensional quantum dot structure for infrared photodetection
US7115920B2 (en) 2004-04-12 2006-10-03 International Business Machines Corporation FinFET transistor and circuit
US7122412B2 (en) 2004-04-30 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a necked FINFET device
US7438997B2 (en) * 2004-05-14 2008-10-21 Intel Corporation Imaging and devices in lithography
EP1605498A1 (de) * 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung eines Halbleiterwafers
US7329576B2 (en) 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
US7667264B2 (en) 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
JP2006120789A (ja) 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
US7371641B2 (en) 2004-10-29 2008-05-13 International Rectifier Corporation Method of making a trench MOSFET with deposited oxide
JP4841829B2 (ja) 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US20100032857A1 (en) * 2005-02-28 2010-02-11 Saint-Gobain Ceramics & Plastics, Inc. Ceramic components, coated structures and methods for making same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7868394B2 (en) 2005-08-09 2011-01-11 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of manufacturing the same
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843025A (en) * 1987-05-25 1989-06-27 Matsushita Electronics Corporation Method of fabricating trench cell capacitors on a semocondcutor substrate
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
US5963822A (en) * 1996-04-12 1999-10-05 Kabushiki Kaisha Toshiba Method of forming selective epitaxial film
KR20040036958A (ko) * 2002-10-25 2004-05-04 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
DE112006000558T5 (de) 2008-02-14
US20090104751A1 (en) 2009-04-23
JP2008533725A (ja) 2008-08-21
US9412833B2 (en) 2016-08-09
WO2006099354A1 (en) 2006-09-21
US9685524B2 (en) 2017-06-20
KR20070120093A (ko) 2007-12-21
US20070048966A1 (en) 2007-03-01
KR101164890B1 (ko) 2012-07-19

Similar Documents

Publication Publication Date Title
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0600276B1 (de) Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
DE3902701C2 (de)
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE2615754C2 (de)
DE112004002373T5 (de) Strained-Transistor-Integration für CMOS
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE102019121169B4 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE3300716A1 (de) Verfahren zum bilden von monokristallinem silicium auf einer maskenschicht
DE112004002634B4 (de) Integrierte Schaltung, Verfahren zur Herstellung einer integrierten Schaltung und Verfahren zur Herstellung flacher Grabenisolationsstrukturen
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements
DE102020114846A1 (de) Verfahren zum bilden von gestapelten schichten und daraus gebildete bauteile
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors
DE1439485A1 (de) Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HEYER, V., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 806

R016 Response to examination communication
R082 Change of representative

Representative=s name: HAUCK PATENT- UND RECHTSANWAELTE, 20354 HAMBURG, D

Representative=s name: HAUCK PATENT- UND RECHTSANWAELTE, DE

Representative=s name: HAUCK PATENTANWALTSPARTNERSCHAFT MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021280000

Ipc: H01L0021762000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021280000

Ipc: H01L0021762000

Effective date: 20150424

R020 Patent grant now final