DE1439485A1 - Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung - Google Patents

Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung

Info

Publication number
DE1439485A1
DE1439485A1 DE19641439485 DE1439485A DE1439485A1 DE 1439485 A1 DE1439485 A1 DE 1439485A1 DE 19641439485 DE19641439485 DE 19641439485 DE 1439485 A DE1439485 A DE 1439485A DE 1439485 A1 DE1439485 A1 DE 1439485A1
Authority
DE
Germany
Prior art keywords
islands
layer
integrated circuit
circuit structure
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641439485
Other languages
English (en)
Inventor
Maxwell David Allen
Allison David Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE1439485A1 publication Critical patent/DE1439485A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

DR E WIEGAND 2Ö0O HAMBURG ι, den" *F."TJezember 1964 MÖNCHEN BAtUMDAMM 2i- . . _ _ , -. ^
.,NGi HAMANN «om.«*«* -j 439485
HAMBURG PATENTANWXLTE
W. 21435/64 8/Me
Signetics Corporation, Sunnyvale, Kalifornien (V.St.A.)
Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung.
Die Erfindung bezieht sich auf ein Tlalfcleitergebilde und ein Verfahren zu seiner Herstellung und insbesondere auf eine isolierte integrierte Schaltung und ein Verfahren zu ihrer Herstellung.
Zurzeit werden übliche integrierte Schaltungen durch die Verwendung von p-n-Übergängen isoliert. Es wurde gefunden, daß p-n-Übergänge eine Anzahl von Nachteilen haben. Einer dieser Nachteile besteht darin, daß mit solchen Übergängen insbesondere bei erhöhten Temperaturen ein merklicher Leckverlust verknüpft ist. Außerdem ergeben solche Übergänge eine sehr hohe Kapazitanz je Flächeneinheit. Ferner hat ein p<-n-Übergang insofern einen Nachteil, als er nur in der einen Richtung einen hohen Widerstand hat. Die Folge davon ist, daß bei den meisten integrierten Schaltungen die Geschwindigkeit und die Leistung in erster Linie nicht durch die aktiven Elemente, sondern durch die isolierenden p-n-Übergänge begrenzt sind. Es besteht daher ein Bedarf für ein verbessertes Gebilde
809810/0790
und ein verbessertes Verfahren, die zum Isolieren aktiver und passiver Elemente in einer integrierten Schaltung anwendbar sind.
Ein allgemeiner Zweck ddr Erfindung besteht darin., ein Halbleitergebilde und ein Verfahren zu seiner Herstellung zu schaffen, wodurch eine erheblich verbesserte Isolierung zwischen den passiven und aktiven Elementen der integrierten Schaltung erhalten wird.
Ein weiterer Zweck der Erfindung besteht darin, ein HaIbleitergebildep der genannten Art zu schaffen, in welchem isolierte Inseln aus Halbleitermaterial vorgesehen sind, in denen aktive und passive Elemente gebildet werden können. Ein weiterer Zweck <ier Erfindung besteht darin, ein Halbleitergebilde der genannten Art zu schaffen, iri welchem die Inseln durch Isoliermaterial von einem Träger elektrisch isoliert sind.
Ein weiterer Zweck der Erfindung besteht darin, ein Halbleitergebilde der genannten Art zu schaffen, in welchem der Träger einen sehr hohen Widerstand haben kann.
Ein weiterer Zweck der Erfindung besteht darin, ein Halbleitergebilde der genannten Art zu schaffen, bei welchem in den isolierten Inseln aktive und passive Elemente mittels im wesentlichen üblicher Techniken gebildet werden können.
Ein weiterer Zweck der Erfindung besteht darin, ein EaIb-Ieitergebilde der genannten Art zu schaffen, in welchem die Inseln eine gleichmäßige Tiefe und Flächen haben, die in einer
809810/0790
gegjeinsamen Ebene liegen.
Ein weiterer Zweck der Erfindung bestellt darin, ein Halbleitergebilde der genannten Art zu schaffen, bei welchem
epltaxlale Techniken zur Bildung des Trägers und der aktiven und passiven Elemente in den isolierten Inseln angewendet
werfen können.
Ein weiterer Zweck der Erfindung besteht darin, ein Halbleitergebilde der genannten Art zu schaffen, bei welchem im j wesentlichen übliche Materialien verwendet werden können.
Ein weiterer Zweck der Erfindung besteht darin, ein Verfahren der oben genannten Art zu schaffen, welches unter Verwendung einer im wesentlichen üblichen Einrichtung durchführbar ist.
Ein weiterer Zweck der Erfindung besteht darin, ein Verfahren der oben genannten Art zu schaffen, das rasii und leicht durchgeführt werden kann.
Weitere Zwecke und Merkmale der Erfindung ergeben sich aus der nachstehenden Beschreibung, in welcher die Erfindung " in Verbindung mit der Zeichnung beispielsweise erläutert v&rd.
Fig. 1 ist ein Schema zur Veranschaulichung der Hauptarbeit sstuf en, die bei der Durchführung des Verfahrens gemäß der Erfindung zur Herstellung einer AusführungsfpriD eines Halbleitergebildes gemäß
der Erfindung angewendet werden.
Pig. 2 ist eine schaubildliche Ansicht eines aus Einkristall- oder monokristallinem Silizium bestehen-
809810/0790'■
den Blocks, der als Halbleiterkörper dient und bei der Herstellung des HalbleitergeMldes gemäß der Erfindung Verwendung findet.
Fig. 3 ist eine schaubildliche Ansicht des Blocks gemäß Fig. 2, auf dem eine Schicht aus Isoliermaterial wachsen gelassen ist.
Fig. 4 ist eine schaubMliche Ansicht, die ein in die Isoliermaterialsehicht eingeätztes Gittermuster zeigt, welches sich bis zu dem monokristallinen Silizium heraberstreckt> das als Halbleiterkörper dient.
Fig. 5 ist eine schaubildliche Ansicht des Halbleiterkörpers mit der Isolierschicht und zeigt das in den Halbleiterkörper eingeätzte Gittermuster.
Fig. 6 ist' eine schaubildliehe Ansicht des Halbleitergebildes, bei welchem in dem Gittermuster eine Schicht aus Isoliermaterial erneut wachsen gelassen ist, um eine Gitterstruktur zu bilden.
Fig. 7 ist eine schaubildliehe Ansicht des Halbleitergebildes, bei dem auf der Gitterstruktur ein Träger abgelagert ist. .
Fig. 8 ist eine schaubildliehe Ansieht des Halbleitergebildes, dessen unterer Teil weggeschnitten oder in anderer Weise entfernt worden ist, um die Gitterstruktur und Flächen der Inseln freizulegen, die in·de r Gitterstruktur eingebettet und durch
809810/0790
sie voneinander elektrisch isoliert sind. Fig. 9 fs£.eine schaubildliehe Ansicht von Halbleitergebilden, bei welchen in den Inseln aktive und ■;... passive Elemente gebildet sind, die untereinander verbunden sind, um eine integrierte Schaltung zu schaffen, in welcher die aktiven und passiven 'Elemente .voneinander durch die Gitterstruktur isoliert ··. .sind. ;
Fig. ;;1Q, 11 und; 12 sind Querschnittsansichten von Halb- ■
- ^ .. l^ifeergebilden und veranschaulichen ein Verfahren,
mittels dessen eine gleichmäßige geregelte Tiefe ...·ΐofUr die isolierten Inseln durch die Verwendung
peehaniSQher Anschläge in einer Läppmaschine erc,-halten wird. ,- . .
Fig. - O-und 14 sind Q,uerschnittsansichten von Halbleiter-
. gebilden und veranschaulichen ein Verfahren, mittels dessen Inseln mit einer geregelten gleichmäßigen Tiefe durch die Verwendung von Anschlägen erhalten | werden können, die in dem Halbleitergebilde nach der Bildung des Trägers erzeugt sind.
Fig* 15 bis 18 sind Querschnittsansichten von Halbleitergebilden und veransehaulichen die Stufen, durch weiche eine geregelte gleichmäßige Tiefe für die isolierten Inseln durch die Verwendung von Ansehlägen erhalten wird* die in dem Halbleitergebilde Vor der Bildting des Trägers erzeugt sind.
Pig» .19 ist eine Quersehnittsansicht eines Halbleitergebildes und veranschaulicht ein Verfahren zur Erzielung einer geregelten gleichmäßigen Tiefe ■y. für die isolierten Inseln durch Verwendung eines Trägers, der aus einem verhältnismaßig harten Material gebildet ist., .
Pig,.: 20 bis 24 sind Quersehnittsansiehten. von Halbleitergebilden und veranschaulichen ein Verfahren, bei ■ dem zwei getrennte Träger gebildet werden und der erste Träger entfernt wird, um eine ebene Fläche zu schaffen. , , .,./
Fig. 25 bis J>1 sind Querschnittsansichten von Halbleitergebilden und veranschaulichen ein Verfahren* welches dem an Hand der Figuren 20 bis · 24 beschriebenen Verfahren mit der Ausnahme ähnlich.ist, daß .innerhalb des Halbleitergebildes Anschläge gebildet werden, um die Erzeugung von Inseln zu erleichtern, die eine geregelte gleichmäßige Tiefe haben, ;.-· . - · -,. ·
Fig. 52 bis 36 sind Querschnittsansiehten von-Halbleitarge bilden und veranschaulichen ein Verfahren, bei dem die Tiefe der Inseln durch die Verwendung mechanischer Ansehläge geregelt wird*
Fig. 37 bis 44 sind Querseimittsansiehten von Halbleitergebilden und veraöschaulichen ein Verfahren, bei dem die Dicke der Inseln durch chemische Ätzung
9810/0790
geregelt und die Gitterstruktur nach der Bildung des Trägers erzeugt wird.
Pig. 45 bis 48 sind Quersehnittsansiehten von Halbleitergebilden und veranschaulichen ein Verfahren, gemäß welchem die Tiefe der isolierten Inseln ■ mittels chemischer Ätzung geregelt und die Gitterstruktur vor der Bildung des Trägers erzeugt wird.
Fig. 49 bis 53 sind Quersehnittsansiehten von Halbleitergebilden und veranschaulichen ein Verfahren zur Erzeugung der Gitterstruktur, bei dem diffundierte isolierende Umrandungen als Teil der Gitterstruktur benutzt werden.
Pig. 54 bis 59 sind Quersehnitfeansichten von Halbleitergebilden und veranschaulichen ein Verfahren zur Bildung einer anderen Art Gitterstruktur.
Fig. 60 und 6l sind cuersehnittsansichten von Halbleitergebilden undjzeigen eine Abwandlung der Gitterstruktur, die nach dem Verfahren gemäß Fig. 54 bis 59 gebildet ist.
Fig. 62 bis 65 sind Quersehnittsansiehten von Halbleitergebilden und veranschaulichen ein Verfahren, bei dem epitaxiale Techniken angewendet werden können, um eine Schicht aus einem Halbleitermaterial zu bilden, dessen Leitfähigkeit sich von derjenigen des Halbleitermaterials des Hauptkörpers unterscheidet.
809810/0790
Fig. 66 ist eine schaubildliche Ansicht, die zeigt, wie
aktive und passive Vorrichtungen in mehr als einer Fläche der isolierten Inseln der in den vorhergehenden Figuren dargestellten Halbleitergebilde erzeugt werden können.
Allgemein besteht ein Zweck der Erfindung darin, ein aus einem Halbleiterkörper hergestelltes Halbleitergebilde zu schaffen, bei welchem Isoliermaterial in dem Körper abgelagert ist, um in ihm wenigstens eine Inseljzu bilden, die eine freiliegende Fläche hat und von dem Rest des Körpers durch das Isoliermaterial elektrisch isoliert ist.
Das Halbleitergebildefe wird dadurch hergestellt, daß ein Halbleiterkörper 11 (Fig. 2) einer geeigneten Art z. B. in Form einer Platte oder eines Blockes aus Einkristall- oder monokristallinem Silizium, welches auch von der n- oder pleitenden Type sein kann, genommen und auf ihm eine Schicht aus einem geeigneten Isoliermaterial gebildet wird, welche den aus monokristallinem Silizium bestehenden Körper 11 vollständig einschließt (Fig. 3). Diese Isolierschicht 12 kann . auf dem Körper 11 in irgendeiner zweckentsprechenden bekannten Weise gebildet werden. Beispielsweise kann auf dem Halbleiterkörper Heine Schicht aus Siliziumdioxyd thermisch wachsen gelassen werden, indem der Halbleiterkörper 11 in eine Sauerstoff atmosphäre gebracht und auf eine verhältnismäßig hohe Temperatur von z. B. 1000 bis 1300° C während einer Zeitdauer erhitzt-wird, die je nach der gewünschten Dicke der Isolier-
809810/0790
schicht zwischen etwa 0,5 und 10 Stunden variieren kann. Dieses Wachsenlassen der Isolierschicht ist in Fig. 1 als Stufe IJ angedeutet.
Danach wird in einer freiliegenden Fläche der Isoliermaterialschicht 12 ein Gittermuster 16 gebildet (Fig. 4). Diese Stufe, die in Fig. 1 als Stufe 15 angedeutet ist, kann in irgendeiner zweckentsprechenden Weise durchgeführt werden, beispielsweise durch Anwendung photolithographischer Techniken. ^ Gemäß diesen Techniken wird auf die Isoliermaterialschicht ein Photodeckmittel (photoresist) aufgebracht und belichtet, wodurcl· es gehärtet wird. Die Teile des Deckmittels, die nicht belichtet wurden, werden entfernt, und danach wird auf das Halbleitergebilde ein geeignetes Ätzmittel, wie z. B. eine verdünnte Lösung von Fluorwasserstoffsäure, aufgebracht, welche nur die Isoliermaterialschicht, d. h. das Siliziumdioxyd angreift. Der Ätzvorgang wird solange fortgesetzt, bis das Ätzmittel, den aus monokristallinem Silizium bestehenden Halbleiterkörper 11 erreicht. f
Nachdem diese Arbextsstufe beendet ist, wird das Halbleitergebilde, unter Verwendung der Oxydschicht 12 als Maske, der Einwirkung einer anderen geeigneten Ätzlösung, wie z. B-. einer Mischung von Fluorwasserstoffsäure und Salpetersäure, unterworfen, welche das Silizium bevorzugt angreift, jedoch nicht die aus Siliziumdioxyd bestehende Isolierschicht. Diese in Fig. 1 bei 18 angedeutete Ätzstufe wird fortgesetzt, bis das Gittermuster 16 in den aus monokristallinem Silizium be-
809810/0790
- ίο -
stehenden Körper 11 bis zu einer geregelten Tiefe eindringt, um in dem Körper 11 Nuten 17 zu bilden (Fig. 5). Gewöhnlich ist es nicht erwünscht, daß das Gittermuster in den aus monokristallinem Silizium bestehenden Körper 11 weiter als erforderlich eindringt, um Raum zu bewahren. Jedoch ist es notwendig, es in den Körper 11 eindringen zu lassen, um Nuten von einer Tiefe zu bilden, die wenigstens etwas größer ist als die Tiefe irgendeines der aktiven oder passiven Elemente, die in dem Halbleitergebilde auf die weiter unten beschriebene weise gebildet werden.
In der nächsten Stufe 19 (Fig. 1) wird in den Nuten 17 eine Isolierschicht wachsen gelassen, indem das Halbleitergebilde der gleichen oxydierenden Atmosphäre wie in der Stufe ausgesetzt wird, wodurch, wie dies in Fig. 6 veranschaulicht ist, Teile 12a aus Siliziumdioxyd in den Nuten 17 gebildet und mit den übrigen Teilen der den Halbleiterkörper 11 umgebenden Isolierschicht 12 verbunden werden, um eine Gitterstruktur 20 zu erzeugen. Wenn das Gebilde der oxydierenden Atmosphäre ausgesetzt wird, wird die Isoliermaterialschicht in den Nuten 17 viel rascher gebildet, weil das monokristalline Silizium in den Nuten 17 freiliegt. Dabei wird der ursprünglichen Isolierschicht 12 eine sehr kleine zusätzliche Dicke hinzugefügt. Gewünschtenfalls kann die ganze Isoliermaterialschicht 12 entfernt werden, bevor die Stufe 19 begonnen wird, und dann auf dem ganzen Halbleiterkörper 11 erneut wachsen gelassen werdr; um die Gitterstruktur -20 zu schaffen.
809810/0790
- li -
Danach wird die freiliegende Fläche der Gitterstruktur 20 in einer Stufe 21 (Fig. 1) sorgfältig gesäubert, um auf ihr einen Träger wachsen lassen zu können. Auf der Gitterstruktur 20 wird dann in einer Stufe 2J> (Fig. 1) ein Träger 22 aus geeignetem Material, wie polykristallinem Silizium, abgelagert (Fig. 7)· Für den Träger können auch andere Materialien und insbesondere Isoliermaterialien, wie Aluminiumoxyd (AIpO,) und Siliziumdioxyd (SiOp), verwendet werden. Dieses J Träger 22 wird bis zu der gewünschten Tiefe von z. B. 100 bis 200 AC abgelagert. Obwohl angenommen ist, daß auf der Isolierschicht polykristallines Silizium wachsen gelassen wird, können auch andere Materialien, wie Silizlmdioxyd, auf der Isolierschicht abgelagert werden, um einen geeigneten Träger zu schaffen.
In der nächsten Stufe 24 (Fig. l) werden Teile der aus dem Isoliermaterial bestehenden Gitterstruktur 20 einem zweckentsprechenden Vorgang, wie z. B. einem Läppen oder Ätzen, unterworfen, um den unteren Teil des Halbleitergebildes zu entfernen (Fig. 8). Die Gitterstruktur 20 bildet, wenn Teile von ihr in der oben beschriebenen Weise behandelt werden, Inseln 27 aus monokristallinem Silizium, die in die tragenfe Gitterstruktur eingebettet und voneinander durch die aus einem gut isolierenden Material gebildete Gitterstruktur 20 elektrisch isoliert sind.
Danach können in der Stufe 28 (Fig. 1) in den Inseln 27 aktive und passive Elemente unter Verwendung von im wesentliche! ■
809810/0790
üblichen Abdeck- und Diffundiertechniken gebildet werden. Beispielsweise können die freiliegenden Flächen der Inseln oxydiert werden, um eine über ihnen liegende Isolierschicht zu erzeugen. Danach werden mittels photolithographischer Abdecktechniken in diesen Flächen öffnungen gebildet, und es werden zweckentsprechende Verunreinigungen in das monokristalline Silizium hineindiffundiert, um es in ein Silizium der n- oder p-Type umzuwandeln, je nachdem, wie es erwünscht ist, wenn es nicht bereits von dieser Type ist. Anschließend wird über diesen monokristallinen Flächen wieder eine Oxyd-Sihicht wachsen gelassen, und es werden erneut Öffnungen für den Zweck gebildet, einen Kontakt mit den verschieben Zonen der n- und p-Type herzustellen. Es werden gewöhnlich angewendete Techniken zur Bildung von Kontakten für die Verbindung der aktiven und passiven Elemente benutzt. Dies erfolgt durch Aufdampfen von Metall auf die Fläche, wonach eine Photoabdecktechnik verwendet wird, um das Metall dort zu entfernen, wo es nicht erwünscht ist.
In Fig. 9 ist ein komplettes Gebilde wiedergegeben, bei welchem in den Inseln aktive Elemente, wie Dioden J>1 und Transistoren 52* und passive Elemente, wie aus dünnem Film bestehende Widerstände 33* gebildet und miteinander durch aus aufgedampftem Metall bestehende Leiter ~$h verbunden sind. Bei dem' in Fig. 9 wiedergegebenen Halbleitergebilde dient das den Körper 22 bildende polycristalline Silizium in erster Linie als Träger" für" die übrigen Teile des Halbleitergebildes. Wie
bereits oben erwähnt, können für den Träger auch andere Materialien verwendet werden. Es ist jedoch erwünscht, daß diese Materialien die richtigen Hafteigenschaften haben.und einen Ausdehnungskoeffizienten besitzen, der demjenigen von Siliziuapdioxyd ähnlich ist, Außerdem sollen sie die sehr erwünschte Möglichkeit geben, daß das ganze Gebilde erhöhten Temperaturen unterworfen werden kann, ohne daß es bricht oder in anderer Weise geschädigt wird. Die Verwendung von λ polykristallinem Silizium für den Träger macht dies möglich.
Es wurde gefunden, daß es durch Anwendung dieses Verfahrens zur Herstellung des Halbleitergebildes gemäß der Er-ίindung möglich ist, aktive und passive Elemente zu bilden, die voneinander durch einer^rerhältnismäßig hohen Widerstand elektrisch isoliert sind. Ein solches Halbleitergebilde und das Verfahren zu seiner Herstellung machen es möglich, eine integrierte Schaltung herzustellen, die in gleicher Weise wie eine Schaltung zu arbeiten vermag, welche aus getrennten Aufbauteilen besteht, und zwar wegen der extrem hohen Isolation, " die zwischen aktiven und passiven Bestandteilen erreicht werden kann. Diese extrem hohe Isolation wird ermöglicht, weil Siliziumdioxyd ein außerordentlich guter Isolator ist. Außerdsm hat es eine verhältnismäßig niedrige Dielektrizitätskonstante und kann gewünschtenfalls sehr dick gemacht werden, so daß Kapazitanzen auf sehr kleine Werte herabgesetzt werden können* Aus diesen Gründen ist es möglich, schädliche Kapazitanzen und Leckverluste innerhalb der integrierten Schaltung
« «. ' Λ rj Λ
weitest/gehend zu reduzieren.
Das Halblältergebilde gemäß der Erfindung hat den zusätzlichen Yortell, da3 es, wenn "polykristalllnes Silizium für den Träger verwendet wird, mit einem sehr hohen Widerstand hergestellt werden kann, und daher Ist die dem Siliziumdioxyd verknüpfte Kapazitanz mit einem sehr hohen Widerstand wirksam in Reihe geschaltet, was auch dazu beiträgt, die sogenannte Effektivkapazitanz des Slllzlumdloxyds bei hohen. Frequenzen herabzusetzen» Da ferner Slllzlumdioxyd ein so guter Isolator ist,: schlägt es nicht durch* falls nicht sehr hohe Spannungen In der Größenordnung von z, B. 10.00 .V angelegt werden. Außerdem werden bei dem.Halbleitergebilde gemäß der Erfindung.Leckverluste verhindert, well der .spezifische Widerstand von Slliziumdioxyd außerordentlich hoch.ist. Das Halbleitergebilde gemäß der- Erfindung hat weiterhin den Vorteil, daß es bei sehr hohen Temperaturen verwendet, werden kann, ohne daß sein Leistungsvermögen merklich, beeinflußt wird. ..-..._.
Ferner gestattet das Verfahren gemäß der Erfindung, Halbleitergebilde herzustellen, die denjenigen ähnlich sind, welche nach epltaxlalen Techniken erhalten werden. So kann beispielsweise, bevor die Oxidschicht wachsen gelassen wird (Anfangsstufe 13), auf der oberen Fläche des Halbleiterkörpers Il eine Schicht der n- oder p-*Type erzeugt werden« Wenn dies erfolgt ist, wird auf den Grund der Inseln 27 neben der Oxydschicht eine Schicht aus p- oder n-Materla! aufgebracht. Eine solche Schicht kann beispielsweise in einem
809810/0790
Transistor dazu verwendet wenden, den Reihenkollektorwiderstand des Transistors herabzusetzen. Bies hat seinen Grund darin, weil die Schicht gestattet, daß der Strom vom Emitter unmittelbar durch diese hochdotierte Schicht hindurch und dann wieder .über kleine Strecken zurückfließt, wodurch der Kollektorwiderstand allgemein um einen Faktor zwei oder mehr reduziert
Bei der Bildung von Transistoren in den Inseln 27 ist M
es verhältnismäßig wichtig, daß die Tiefe der Inseln ziemlich genau geregelt wird. Wie dem Fachmann bekannt ist, werden die Parameter eines Transistors und insbesondere sein Sättigungswiderstand durch die Tiefe der aus Einkristall-Silizium bestehenden Schicht oder Insel beeinflußt, in welcher der Transistor gebildet ist. Daher ist es außer der Isolierung der Inseln 27 wichtig, daß die Inseln eine gleichmäßige Tiefe von z. B. 10 U, haben, Jiieil eine solche Tiefe im Vergleich zu der Gesamtdicke des Gebildes verhältnismäßig klein ist, kann diese
Gleichmäßigkeit in der Dicke schwer erzielt werden. ^
In Pig. 10, Il und 12 ist ein Verfahren veranschaulicht, bei welchem den Inseln durch Anwendung mechanischer Mittel eine geregelte gleichmäßige Dicke gegeben werden kann. Es wird von einem Halbleitergebilde ausgegangen, wie es in Fig. 7 dargestellt ist und bei dem zwischen einem Träger 22 und einem aus Halble itenaaterial bestehenden Körper 11 eine Gitterstruktur 20 angeordnet ist. Auf den Träger 22 dieses Gebildes wird eine Maske 36 aufgebracht (Pig. 10). Beispielsweise kann
- l6 -
das ganze Halbleitergebilde in eine oxydierende Atmosphäre gebracht werden, so daß auf der Außenfläche des Trägers 22 eine Schicht aus Siliziumdioxyd abgelagert wird, welche die Maske ^6 bildet. Dann werden mittels photolithographischer Abdecktechniken die äußeren Teile der Maske J56 freigelegt und dann mit Hilfe eines geeigneten Ätzmittels weggeätzt. Da-'nach wird das verbleibende Siliziumdioxyd als Maske verwendet, und die äußeren Enden des Trägerkörpers 22 werden mit Hilfe eines geeigneten Ätzmittels entfernt, welches den aus polykristallinem Silizium bestehenden Träger selektiv angreift und das Material bis an die Gitterstruktur 20 entfernt, um auf gegenüberliegenden Seiten des Trägerkörpers 22 Ausnehmungen yj und Schultern 3>8 zu bilden (Pig. 11). Der Ätzvorgang wird unterbrochen, weil das Ätzmittel das polykristalline Silizium selektiv angreift und nicht das Siliziumdioxyd.
Nachdem das in Fig. 11 wiedergegebene Halbleitergebilde erhalten ist, wird es in einer Läppmaschine angeordnet, in welcher sein Träger 22 in eine in der Supportplatte. 4l der Läppmaschine ausgebildete Vertiefung J59 eingesetzt wird (Fig. 12), wobei sich die Schultern JQ an die untere Fläche der Supportplatte 41 anlegen. In der Supportplatte 41 werden Diamantspitzen 42 angebracht, wobei die Schultern J58 in bekannter Weise als Bezugsflächen benutzt werden. Die Diamantspitzen 42 dienen als genaue Lehren zur Erzeugung der Inseln , 27 von der gewünschten Tiefe.
Beim Anbringen der Diamantspitzen 42 ist es erforderlich,
809810/0790
die Dicke der Isolierschicht 12 zu berücksichtigen, die in der Größenordnung von 0,5 M? liegen kann. Nachdem die Diamantspitzen angebracht sind, können der untere Teil der Isolierschicht 12 und der untere Teil des Halbleiterkörpers 11 durch Verwendung einer Läppscheibe 43 entfernt werden. Das Läppen wird fortgesetzt, bis die Läppscheibe 43 an den Diamantspitzen 42 anstößt, wodurch der Läppvorgang an der für die Inseln gewünschten genauen Tiefe unterbrochen wird. Wie dies & nachstehend erläutert wird, kann der Läppvorgang erforderlichenfalls tatsächlich auch über die unteren Enden der Gitterstruktur 20 hinaus fortgesetzt werden, ohne da3 nachteilige Wirkungen auftreten. Falls der untere Teil der Gitterstruktur in gewissem Ausmaß entfernt wird, kann er leicht wieder wachsen gelassen werden, indem das Halbleitergebilde in eine oxydierende Atmosphäre gebracht wird.
In Pig. 13 und 14 ist ein anderes Verfahren zur Erzeugung der Inseln 27 von einer gleichmäßigen geregelten Tiefe veranschaulicht, welches die Bildung eines Anschlags in dem Halbleitergebilde selbst umfaßt, ^s wird von dem in Fig. 10 dargestellten Gebilde ausgegangen und wieder eine photolithographische Abdecktechnik in Verbindung mit einem Ätzmittel benutzt, um die äußeren Enden der Isolierschicht 12 zu entfernen. Danach wird ein anderes Ätzmittel verwendet, um den Halbleiterkörper 11 bis an die Gitterstruktur 20 selektiv wegzuätzen und dadurch auf gegenüberliegenden Seiten des Körpers 11 Ausnehmungen 46 und Schultern 47 zu bilden (Fig. 13).
809810/0790
- 13 -
Dann wird auf jeder Schulter 47 eine verhältnismäßig dünne Schicht 48 aus einem geeigneten Material abgelagert, das härter als die Isolierschicht·12 und der Halbleiterkörper ist. Als ein Material für die Schichten 48 hat sich Chrom als geeignet erwiesen. Beispielsweise hat nach der Mohs-Skala
Chrom eine Härte 9> während Siliziumdioxyd und Silizium eine Härte 7 haben.
Danach wird der Träger 22 des Halbleiterkörpers wieder in die Vertiefung der Supportplatte der Läppmaschine eingesetzt. Es wird eine Läppmasse verwendet, die härter als Silizium und Siliziumdioxyd, jedoch weniger hart als Chrom ist. Die Isolierschicht 12 und ein beträchtlicher Teil des Halbleiterkörpers 11 werden entfernt. Der Läppvorgang wird fortgesetzt, bis die Läppscheibe die Chromschichten 48 erreicht, die dann den LäppVorgang unterbrechen, weil die Läppmasse weniger hart als Chrom ist, Auf diese Weise bilden die Chromschichten 48 einen genauen Anschlag, so daß die Irisein 27 eine genau geregelte gleichmäßige Tiefe haben (Pig· 12O ·
Aus dem Vorstehenden geht hervor, daß durch die Erfindung Mittel zur Bildung der isolierten Inseln 27 geschaffen sind, die eine genaue gleichmäßige Tiefe haben. Es ist nicht unbe- ; dingt notwendig, daß jede Insel die gleiche Tiefe hat, weil gewünschtenfalls auch Inseli verschiedener Tiefe lediglich durch Verwendung zusätzlicher Arbeltsstufen gebildet werden können. Zugleich ist es möglich, eine sehr ebene Fläche zu erhalten, was insbesondere bei der Herstellung integrierter
80 98 10/0 79 0
Schaltungen hoher Qualität erwünscht ist. Bei dem Halbleitergebilde gemäß Fig. IJ können die Chromschichten 48 mit Hilfe eines geeigneten Ätzmittels leicht entfernt werden. Danach kann eine Oxydschicht über den isolierten Inseln 27 gebildet werden, indem das Gebilde in eine oxydierende Atmosphäre gebracht wird, wie dies nachstehend erörtert wird.
Bei dem in Fig. IJ> und 14 veranschaulichten Verfahren werden die Anschläge in dem Halbleitergebilde vorgesehen, nachdem der Träger gebildet worden ist. Gewünschtenfalls können die Anschläge in dem Halbleitergebilde vorgesehen werden, bevor der Träger gebildet wird, und dies ist in Fig. 15 bis 18 veranschaulicht. Es wird von dem in Fig. 3 dargestellten Halbleitergebilde ausgegangen, und es werden ausgewählte Teile der Isolierschicht 12 in der oben beschriebenen Weise weggeätzt. Danach werden in den Halbleiterkörper 11 Nuten 17 eingeätzt, und außerdem werden an gegenüberliegenden Enden des Halbleitergebildes Schultern 51 erzeugt (Fig. 15). Danach wird auf jeder Schulter 51 eine Schicht 52 aus verhältnismäßig hartem Material, wie Chrom, abgelagert (Fig. 16), und diese Schichten 52 dienen als Anschläge. Danach wird die Gitter struktur 20 vervollständigt, indem der Körper in der oben beschriebenen Weise einer oxydierenden Atmosphäre ausgesetzt wird.
Danach wird auf der Gitterstruktur 20 ein Träger 22 . wachsen gelassen (Fig. 17). Wenn dieser Vorgang beendet ist, wird das ganze Halbleitergebilde in der Läppmaschine ange-
80 98 1 0/0 7 9 0
ordnet und der untere Teil des Gebildes so weit entfernt, bis die Läppscheibe an den als Anschläge wirkenden Chromschichten 52 anstößt, um das Entfernen von Material zu unterbrechen und dadurch Inseln 27 von der gewünschten gleichmäßigen geregelten Tiefe zu erzeugen (Fig. l8). Danach können die als Anschläge wirkenden Chromschichten 52 entfernt und das HaIb-' leitergebilde in eine oxydierende Atmosphäre gebracht werden, um über den Inseln eine Isolierschicht zu bilden und danach die Bildung von aktiven und passiven "Vorrichtungen in der oben beschriebenen Weise zu ermöglichen.
Wahl vie ise kann, statt in einem Halbleitergebilde getrennte Anschläge aus einem härteren Material vorzusehen, der Träger selbst aus einem verhältnismäßig harten Material gebildet werden, um als Anschlag zu dienen, wie dies in Pig. veranschaulicht ist. Beispielsweise kann ein Material, wie Aluminiumoxyd (AlpO-,), Karborund od. dgl., anstelle des polykristallinen Siliziums auf der Gitterstruktur 20 abgelagert werden. Die verwendete Läppmasse ist hart genug, um das Siliziumdioxyd und das Silizium zu läppen, jedoch würde es das · für den Träger verwendete härtere Material nicht angreifen. Wenn ein solches Gebilde und ein solches Verfahren verwendet werden, wird der Läppvorgang fortgesetzt, bis das für den Träger verwendete härtere Material erreicht wird. Aus diesem Grund werden auch die unteren Enden der Gitterstruktur entfernt. Dies ist jedoch nicht zu beanstanden, weil über den Inseln 27 und über dem Träger 22 mittels üblicher Techniken
8098 10/07 9 0
1^39485
leicht eine Isolierschicht abgelagert werden kann.
Wenn es besonders erwünscht ist, eine ebene Fläche hoher Qualität zu erzeugen, in welcher die aktiven und passiven Elemente gebildet werden können, dann kann ein Verfahren angewendet werden, wie es in Pig. 20 bis 24 veranschaulicht ist. Es wird dabei von einem Gebilde ausgegangen, wie es in Fig· 5 gezeigt ist. Auf der Isolierschicht 12 wird ein Träger 22 aus einpra geeigneten Material, wie polykristallinem Silizium, wachsen gelassen (Pig. 20). Danach wird nach einer üblichen photolithographischen Technik ein Gittermuster in der unteren Fläche der Isolierschicht 12 gebildet. Mit Hilfe eines geeigneten Ätzmittels wird das die Isolierschicht 12 bildende freiliegende Siliziumdioxyd weggeätzt. Danach wird ein Ätzmittel verwendet, welches den Siliziumkörper selektiv angreift, so daß Vertiefungen 56 gebildet werden, die sich nach oben zu der Isolierschicht 12 auf der anderen Seite des Ilalbleiterkorpers 11 erstrecken (Fig. 21). Die Vertiefungen 56 lassen Inseln 27 aus dem Halbleitermaterial entstehen. Danach werden die Inseln 2? einer oxydierenden Atmosphäre von der oben genannten Art ausgesetzt, so daß in den Vertiefungen 56 eine Isolierschicht gebildet wird, um die Gitterstruktur 20 zu vervollständigen, in welcher die Inseln 27 durch die Gitterstruktur voneinander vollständig isoliert sind (Fig. 22).
Nachdem die Gitterstruktur 20 gebildet worden ist, wird in den Vertiefungen 56 Material bis zu einer beträchtlichen
809810/0790
Höhe abgelagert, um einen zweiten Trägerkörper 57 zu schaffen, (Fig. 27)). Danach wird derbste Trägerkörper 22 mit Hilfe eines geeigneten Ätzmittels, wie einem Gemisch aus Fluorwasserstoffsäure und Salpetersäure, entfernt, welches das polykristalline Silizium selektiv angreift, aber das Siliziumdioxyd nicht angreift. Die Gitterstruktur 20 dient als Anschlag für das Ätzen, um eine vollkommen ebene Fläche zu schaffen, die von der oberen Fläche der Gitterstruktur 20 gebildet wird (Fig. 24). In der Gitterstruktur 20 können Öffnungen und in den Inseln 27 aktive und passive Vorrichtungen in der oben beschriebenen V/eise gebildet werden. Die Herstellung des Halbleitergebildes gemäß Fig. 24 nach dem vorstehend beschriebenen Verfahren ist besonders vorteilhaft, v.eil es leichter ist, üoer den Inseln 27 eine ebene Fläche zu erzielen, durch welche hindurch die diffundierten aktiven und passiven Vorrichtungen gebildet werden können.
In Fig. 25 bis Jl ist ein Verfahren zur Herstellung eines Halbleitergebildes veranschaulicht, in welchem die Inseln eine geregelte gleichmäßige Tiefe haben. Es wird von einem Gebilde ausgegangen, wie es in Fig. 3 gezeigt ist, und es werden in die äußere Isolierschicht 12 und den Halbleiterkörper 11 Ausnehmungen 6l auf die gewünschte Tiefe der Inseln, beispielsweise auf eine Tiefe von 10/^ eingeätzt (Fig. 25). Auf dem Grund der Ausnehmungen 6l werden Schichten Ö2 aus einem geeigneten harten Material, wie Chrom, abgelagert, welche ' al® Anschläge dienen. Die Chromschichten sind verhältnismäßig
809810/0 7 90
dünn und haben beispielsweise eine Dicke von 0,5 /M* . Um d iese Dicke der Chromschichten zu kompensieren, sollen die Ausnehmungen 61 genügend tief gemacht werden, um die Schichten aufzunehmen.
Danach wird auf der oberen Fläche der Isolierschicht 12 und der Schichten 62 in den Ausnehmungen 6l ein Träger 22 abge lagert (Fig. 26). Dann wird das Halbleitergebilde in der Läppmaschine angeordnet, und die unteren Teile der Isolierschicht 12 und des Halbleiterkorpers 11 werden durch Läppen entfernt, bis die als Anschläge wirkenden Shichten 62 erreicht sind. Dadurch wird ein Halbleiterkörper 11 zurückgelassen, welcher die gewünschte Tiefe von beispielsweise 10 /4- hat (Fig. 27). Die geläppte Fläche des Körpers 11 wird dann chemisch ätzpoliert, um eine glatte Fläche zu schaffen. Danach wird auf dieser glatten Fläche eine Oxydschicht wachsen gelassen, die dann als Maske,verwendet wird, um in den Halbleiterkörper 11 Rinnen 63 einzuätzen und dadurch Inseln 27 aus dem Halbleitermaterial zu schaffen (Fig. 28).
Das Halbleitergebilde wird dann einer oxydierenden Atmosphäre ausgesetzt, um eine Gitterstruktur 20 aus Siliziumdioxyd zu erzeugen, welche die Inseln 27 voneinander isoliert (Fig. 29). Dann wird auf der Gitterstruktur 20 ein zweiter Träger 64 aus geeignetem Material, wie polykristallinem Silizium, abgelagert (Fig. 30). Der erste Träger 22 wird dann mit Hilfe eines geeigneten Ätzmittels entfernt, um wieder eine ebene Fläche zu erzeugen, die von der Gitterstruktur 20
809810/0790
gebildet wird. Die Inseln 27 sind durch die Gitterstruktur voneinander vollständig isoliert und haben eine genau geregelte gleichförmige Tiefe, wobei ihre Außenflächen in einer gemein-, samen Ebene liegen (Fig. 31)·
In Fig. 32 bis 36 ist ein weiteres Verfahren zur Herstellung eines Halbleitergebildes gemäß der Erfindung veranschaulicht. Es wird von dem Gebilde gemäß Fig. 3 ausgegangen und auf der oberen Fläche der Isoliershicht 12 ein Träger 22 abgelagert (Fig. 32). Dann wird die Außenseite des Trägers mit einer Siliziumdioxydschicht versehen (Fig. 33)· Danach werden auf gegenüberliegenden Seiten des Trägers 22 Ausnehmungen 67 gebildet (Fig. 34), indem die äußeren Enden der Sfliziumdioxydschicht 66 und die äußeren Teile desTrägers 22 bis zu der den Halbleiterkörper 11 umgebenden Isolierschicht 12 weggeätzt werden, wodurch Schultern 68 gebildet werden. Das Halbleitergebilde wir-d dann in einer Läppmaschine angeordnet (Fig. 35)* wobei die Schultern 38 an der Unter-Fläche der Supportplatte 41 anliegen. Die Diamantspitzen 42 " werden derart eingestellt, daß die gewünschte Dicke von z. B. lO^ti des Halbleiterkörpers erhalten wird. Die unteren Teile der Isolierschicht 12 und des Halbleiterkörpers 11 werden durch Läppen entfernt, bis die Diamantspitzen 42 mit der Läppscheibe in Eingriff treten, so daß ein Halbleitergebilde erhalten wird, wie es in Fig. ^6 wiedergegeben ist und das demjenigen gemäß Fig. 27 ähnlich ist. Danach werden die in Fig. 28 bis 31'veranschaulichten Arbeitsstufen zugewendet, um ein
809810/0790
Halbleitergebilde zu schaffen, welches eine ebene Fläche hat und in welchem die Inseln voneinander isoliert sind und eine gleichförmige geregelte Tiefe haben.
In Fig. yj bis 44 ist ein weiteres Verfahren zur Herstellung eines Halbleitergebildes veranschaulicht, bei welchem die Tiefe durch elektrochemische Ätztechniken geregelt'wird. Es wird von einem Halbleiterkörper 11 ausgegangen, der z. B. die Form einer polierten Siliziumplatte hat (Fig. 37), die a Verunreinigungen der p- oder η-Type enthalten kann. Es sei angenommen, daß Verunreinigungen der p-Type in den Halbleiterkörper eingebracht sind. Es wird dann eine Schicht 71 von geregelter Dicke auf dem Halbleiterkörper 11 durch geeignete epitaxiale oder Diffusionstechniken abgelagert (Fig. JÖ). Diese Schicht ist vorzugsweise von der entgegengesetzten Type, z. B. von der η-Type, diefeine geregelte gleichförmige Dicke hat. Der Halbleiterkörper 11 wird derart gewählt, daß die Schicht 71 ein Halbleitermaterial von der gewünschten Type ist. "
Der Halbleiterkörper mit der dünnen Schicht 71 wird oxydiert, um eine Isolierschicht 12 zu bilden, welche den Körper umgibt (Fig. J59)· Dann wird auf der oberen Fläche der Isolierschicht 12 ein dicker Träger 22 aus geeigndsem Material, wie polykristallinem Silizium, abgelagert (Fig. 40). Danach werden mittels elektrochemischer Ätztechniken, die in der Technik bekannt sind und z. B. in der Arbeit von I. S. Lesh und R. E. Gonzales "Selective Electrolytic Etching of Germanium
809810/0790
and Silicon Junction Transistor Structures" im Journal of the Electrochemical Society, August 1958, Seiten 469 bis 472, sowie in der Arbeit von Paul P. Schmidt und David A. Keiper "On the Jet Etching of η-type Si!t im Journal of the Electrochemical Society, Juli 1959, Seiten 592 bis 596 beschrieben sind, der untere Teil der Isolierschicht 12 und der ganze Halbleiterkörper 11 entfernt, so da,,i nur die dünne Schicht Jl verbleibt (Fig. 4l). Der Ätzvorgang wird unterbrochen, sobald die Grdnzflache zwischen der Schicht und dem Halbleiterkörper 11 erreicht wird, v/eil der eine Teil von der η-Type und der andere von der p-Type ist.
Es ist ersichtlich, daß die Schicht Jl eine geregelte gleichförmige Dicke hat, die leicht dazu verwendet waden kann, Inseln der oben beschriebenen Art zu bilden. In die aus Halbleitermaterial bestehende Schicht Jl werden Vertiefungen 73 eingeätzt, um Inseln 27 zu bilden, die den oben beschriebenen ähnlich sind (Fig. 42). Die Isolierschicht 12 dient als Anschlag beim Ätzen. Danach wird das Gebilde einer oxydierenden Atmosphäre ausgesetzt, so daß eine Gitterstruktur 20 der oben beschriebenen Art gebildet wird, welche die Inseln 27 voneinander und von dem Träger vollständig isoliert. Danach wird in den Vertiefungen 73 eine Schicht J% aus einem geeigneten Material, wie polykristallinem Silizium, abgelagert, welche die Vertiefungen ausfüllt (Fig. 43). Der unerwünschte Teil der Schicht 74 kann mittels einer geeigneten Ätztechnik entfernt werden, um ein ebenfläehiges Gebilde zu schaffen (Fig, 44),
809810/0790
das für die Bildung von aktiven und passiven Vorrichtungen gemäß der obigen Beschreibung benutzt werden kann. Wahlweise kann auch der Träger 22 entfernt werden, um das ebenfläehige Gebilde zu schaffen.
Während bei dem vorstehend in Fig. 37 bis 44 veranschaulichten Verfahren das Gittermuster nach der Bildung des Trägers erzeugt wird, ist in Fig. 45 bis 48 ein Verfahren veranschaulicht, bei welchem das Gittermuster vor der Bildung f des Trägers erzeugt wird. Es wird von dem Halbleitergebilde gemäß Fig. 39 ausgegangen, und es werden elektrochemische Ätztechniken angewendet, um in der Schicht 71 von der n-Type Vertiefungen 76 zu bilden (Fig. 45). Der HaIl)Ieiterkörper wird dann einer oxydierenden Atmosphäre ausgesetzt, um in den Vertiefungen 76 isolierende Oxydschichten zu bilden und dadurch über den Inseln 27 eine durchgehende Isolierschicht zu erzeugen, welche die Gitterstruktur 20 bildet (Fig. 46). Dann wird auf der Gitterstruktur 20 ein Träger 22 abgelagert, , wie dies ebenfalls in Fig. 46 gezeigt ist. Danach werden mittels einer geeigneten Technik die Isolierschicht 12 und der Halbleiterkörper 11 entfernt, um die Inseln 27 freizulegen (Fig. 47). Danach wird über den Inseln eine Schicht aus Isoliermaterial abgelagert, um eine im wesentlichen ebene Fläche zu schaffen (Fig. 48). Dann können in den Inseln Vorrichtungen auf die oben beschriebene Weise gebildet werden. Es ist ersichtlich, daß bei dieser Ausführungsform die Inseln 27 ebenfalls eine gleichförmige geregelte Tiefe besitzen.
809810/0790
In Pig. 49 bis 55 ist ein weiteres Verfahren zur Herstellung eines Halbleitergebildes gemäß derErfindung veranschaulicht. Es wird von dem Halbleitergebilde gemäß Fig. 3 ausgegangen und auf der unteren Fläche der Isolierschicht ein Träger 22 abgelagert (Fig. 4-9). Danach werden die oberen Teile der Isolierschicht 12 und des Halbleiterkörpers 11 mittels einer geeigneten Technik der oben genannten Art entfernt., so daß der Körper 11 eine gewünschte gleichmäßige Tiefe erhält (Fig. 50). Das Halbleitergebilde wird dann in einer oxydierenden Atmosphäre angeordnet, und über dem Halbleiterkörper 11 wird eine Isolierschicht 8l abgelagert (Fig. Danach werden in der Isolierschicht 8l öffnungen gebildet, durch welche hindurch Isolierstege 82 eindiffundiert werden, die sich nach unten erstrecken und sich mit der Isolierschicht 12 verbinden (Fig. 52). Dadurch werden in wirksamer Weise Inseln 27 gebildet, die durch die Isolierschicht 12 und die eindiffundierten Stege 82 voneinander isoliert sind. Danach wird wieder eine Oxydschicht wachsen gelassen, und dann werden aktive und passive Vorrichtungen durch die Schicht 8l hindurch eindiffundiert (Fig. 55)· Aus dem Vorstehenden geht hervor, daß die Isolierschicht 12 und die eindiffundierten Isoliersfege 82 tatsächlich eine Gitterstruktur bilden, die den oben beschriebenen Gitterstrukturen 20 ähnlich ist.
In Fig. 54 bis 58 ist ein weiteres Verfahren zur Herstellung eines Halbleitergebildes gemäß der Erfindung veranschaulicht. Es wird von dem Halbleitergebilde gemäß Fig.
ausgegangen, und· in den unteren Teil der Isolierschicht 12
werden Öffnungen 84 eingeätzt (Fig. 54). Dann wird der Halbleiterkörper 11, unter Verwendung der aus Siliziumdioxyd
bestehenden Isolierschicht 12 als Maske, bis auf eine zweckentsprechende Tiefe von z. B. 10 bis 40 AA> ausgeätzt, um
Vertiefungen 86 zu erzeugen (Fig. 55). Die Vertiefungen
werden dann einer oxydierenden Atmosphäre ausgesetzt, um die Isolierschicht 12 wieder in den Vertiefungen wachsen zu lassen A (Fig. 56). Dann wird auf der unteren Fläche der Isolierschicht 12 und in den Vertiefungen 86 ein Träger 22 aus polykristallin nem Silizium abgelagert (Fig. 57)· Danach werden die oberen Teile der Isolierschicht 12 und des Halbleiterkörpers 11
ζ. B. durch Läppen oder Ätzen entfernt, bis die oberen Teile der in den Vertiefungen gebildeten Isolierschicht freiliegen (Fig. 58). Auf diese Weise werden Inseln 27 geschaffen, die durch die Isolierschichten in den Vertiefungen voneinander
isoliert sind. Es ist wieder ersichtlich, daß die isolier-
»nicht 12 mit den in den Vertiefungen erzeugten isolierenden Teilen eine Gitterstruktur 20 bildet, die wiederum dazu dient, die Inseln 2*f voneinander zu isolieren. Danachwird über den Inseln eine Schicht 88 aus Isoliermaterial erzeugt (Fig* 59)* so da..: die Bildung aktiver und passiver Vorrichtungen in den Inseln auf die oben beschriebene Weise erfolgen kann.
Bei der Beschreibung der Ausführungsform gemäß Fig. 54 bis §9 *fur€e «ϊΊίδΜϊϊ» daß der Halbleiterkörper 11 entfernt
werden £«&&,"-Ms tüie oberen ifeile der in den Vertiefungen 86
BAD
gebildeten Isolierschichten freigelegt werden. Wie in Fig. 60 gezeigt, kann das Entfernen von Material sogar durch die in den Vertiefungen gebildeten Isolierschichten hindurch fortgesetzt werden, ohne daß unerwünschte Wirkungen auftreten, wenn es erwünscht ist, die Tiefe der Inseln 27 zu vermindern. Umgekehrt ist es nicht notwendig, Material bis an die Isolierschichten in den Vertiefungen zu entfernen, falls dies erwünscht ist» So kann, wie dies in Fig. 6l veranschaulicht ist, der Läpp- oder EntfernungsVorgang beträchtlich oberhalb der Isolierschichten in den Vertiefungen unterbrochen werden. Danach wird auf dem Halbleiterkörper eine Isolierschicht 89 abgelagert, und dann können In dieser Isolierschicht 89 Öffnungen ausgebildet und Isolierstege 90 der oben genannten Art In den "Halbleiterkörper hineindiffundiert werden, bis sie sich mit den Isolierschichten in den Vertiefungen verbinden, um Inseln 27 zu bilden, die voneinander durch die Isolierschicht 12 Im Verein mit den eindiffundierten Stegen 90 isoliert sind. Nachdem die Isolierstege 90 eindiffundiert worden sind, kann wieder eine Oxidschicht über den öflhungen wachsen gelassen werden.
Ein weiteres Verfahren zur Herstellung eines Halbleitergebildes gemäß der Erfindung Ist in Fig. 62 bis 64 veranschaulicht. Bei dieser Ausführungsform wird auf der unteren Fläche eines Halbleiterkörpers 11 eine Schient 91 von entgegengesetzter Leitfähigkeit abgelagert (Fig. 62). So kann beispielsweise auf einem Halbleiterkörper 11 der p-Type eine Schicht
809810/0790
der η-Type abgelagert werden. Danach wird auf der Außenseite des Körpers 11 und der Schicht 91 eine Isolierschicht gebildet (Fig. 63). Das Halbleitergebilde wird dann in der gleichen Weise behandelt, wie dies in Verbindung mit Fig. 4 ■ bis 8 beschrieben wurde, um die Bildung einer aktiven Vorrichtung, wie z. B. eines Transistors 32, zu ermöglichen (Fig. 64), bei welchem sich die n-Schicht 91 am Boden der Insel 27 und neben der isolierenden Siliziumdioxydschicht befindet, ^ die einen Teil der Gitterstruktur 20 bildet.
Wie in Fig. 65 veranschaulicht, kann die gleiche Technik bei den hier aufgezeigten anderen Ausführungsformen angewendet werden.
In Fig. 66 ist eine weitere Ausführungsform eines Halbleitergebildes gemäß der Erfindung veranschaulicht, und sie zeigt, daß aktive und passive Vorrichtungen sowohl in der oberen als auch in der unteren Fläche einer einzigen Insel gebildet werden können. Um einen Kontakt mit der unteren Vorrichtung J2 herzustexlen, wird in den Körper 11 ein leitender ™ Teil 92 hineindiffundiert, der einen Kontakt mit der p-Zone der unteren Vorrichtung herstellt. Die andere Zone der unteren Vorrichtung 32 steht durch eine in der Gitterstruktur 20 ausgebildete öffnung 93 hindurch mit dem Tiger 22 im Kontakt. Die Vorrichtung ist ferner mit einer Metallbasis 94 versähen, um die Herstellung eines Kontaktes mit der Vorrichtung in dem unteren Teil der Insel 27 zu erleichtern.
Das wesentliche Merkmal des Halbleitergebildes gemäß
609810/0790
Fig. 66 besteht darin, daß in beide Seiten der Inseln 27 Vorrichtungen hineindiffundiert werden können. Die Vorrichtungen an der Unterseite werden nach der Vervollständigung des Gebildes gemäß Fig. 3 .mittels üblicher Verfahren an den richtigen Stellen eindlffundiert, so daiB sie in den gewünschten Inseln 27 erscheinen, die zu einem späteren Zeitpunkt gebildet werden. Die Vorrichtungen an der Oberseite werden in die Inseln 27 hineindiffundiert, nachdem die Gitterstruktur 20 und der Träger 22 vervollständigt sind.
Obwohl bei den vorstehend beschriebenen Gebilden und Verfahren angenommen ist, daß die Vorrichtungen nach der Bildung der Gitterstruktur und des Trägers vorgesehen werden, sei bemerkt, daß gewünschtenfalls die Vorrichtungen indem Halbleitei körper auch vor der Bildung-der Gitterstruktur und desTrägers vorgesehen werden können. So können die Vorrichtungen in einem Gebilde gemäß Fig. 3 gebildet und dann der Träger und die Gitterstruktur nach dem in Fig. 20 bis 24 veranschaulichten Verfahren wachsen gelassen werden, so daß die Gitterstruktur isolierte Inseln in denjenigen Teilen des Halleiterkörpers bildet, in welchen die Vorrichtungen gebildet worden sind. Es sei ferner bemerkt, daß, obgleich die vorstehende Beschreibung in erster Linie auf Silizium gerichtet ist, auch andere geeignete Materialien, v?ie z. B. Germanium, verwendet werden können.
Die in bezug auf die oben beschriebenen Gebilde und Vergegebene Lehre kann allgemein überall da Anwendung
809810/0790
U33485
finden, wo es erwifcischt ist. lejtende oder halbleitende Materialien von einem Isoliermaterial zu isolieren.
Aus dem Verstehenden geht hervor, daß durch die Erfindung ein verbessertes Halbleitergebilde geschaffen worden Ist, welches viele Vorteile besitzt, wenn es mit einer integrierten Schaltung benützt wird, indem es ermöglicht, aktive und passive Elemente der integrierten Schaltung in einem solchen- Ausmaß elektrisch zu isolieren, dai3 das Leistungsvermögen demjenigen entspricht, das mit getrennten Komponenten erhalten wird. Das Verfahren gemäß der Erfindung ist ein solches, das zu mit hoher Geschwindigkeit durchzuführenden Herstellüngstechniken mit relativ geringen Kosten führt, um ein wesentlich verbessertes Hälbleitergebilde zu schaffen.

Claims (1)

  1. Patentansprüche
    Integriertes Stromkreisgebilde, gekennzeichnet durch einen Trägerkörper, auf den elektrisch isolierendes Material aufgebracht ist, das eine Gitterstruktur bildet, in die eine Mehrzahl von aus halbleitendem Material bestehenden Inseln eihge bettet und voneinander und von dem Trägerkörper elektrisch isoliert sind. " " '
    2.) Integriertes Stromkreisgebilde nach Anspruch 1, dadurch gekennzeichnet, daß die Inseln eine im wesentlichen gleichförmige Tiefe haben. " " ~ .-.--.;.·_.-.
    3..) Integriertes Stromkreisgebilde nach Anspruch I öder 2, dadurch gekennzeichnet, das die Inseln jeweils Flächen haben, die in einer gemeinsamen Ebene liegen.
    4.) Integriertes Stromkreisgebilde nach einem da? Ansprüche 1 bis 3i dadurch gekennzeichnet, daß der Trägerkörper eine Fläche hat, die iri der gemeinsamen Ebene liegt, und das sich das Isoliermaterial wenigstens bis zu den Flächen der Inseln erstreckt.
    5·) Integriertes Stromkreisgebiide nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Trägerkörper aus*polykristallinem Silizium gebildet ist, daß die Inseln aus mbnokriställinem Silizium gebildet sind und daß das Isoliermaterial aus Siliziumdioxyd besteht. ·'■'
    β.) Integriertes Stromkreisgebilde nach einem Öler vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Isolier-
    8G9810/07S0
    material in einer Schicht gebildet ist.
    7· ) Integriertes Stromkreisgebilde nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, da.-l in den Inseln aktive und/oder passive elektrische Vorrichtungen gebildet sind, die Teile verschiedener Leitfähigkeit besitzen, und das Mittel vorgesehen sind, welche die Vorrichtungen arbeitsmäßig miteinander verbinden.
    8.) Integriertes Stromkreisgebilde nach einem der vorher- ^ gehenden Ansprüche, dadurch gekennzeichnet, daß die Inseln Teile verschiedener Leitfähigkeit aufweisen, die ebene Begrenzungen besitzen, welche parallel zu den Flächen der Inseln verlaufen.
    9.) Integriertes Stromkreisgebilde nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Isoliermaterial eindiffundierte Isolierstege umfaßt.
    10.) Integriertes Stromkreisgebilde nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in wenigstens zwei Flächen mindestens einer Insel aktive und/oder passive % elektrische Vorrichtungen gebildet sind.
    11.) Integriertes Stromkreisgebilde nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf den Trägerkörper eine Anschlagschicht aus einem Material, das wesentlich härter als dashalbleitende Material ist, in einer gemeinsamen Ebene mit den Inseln aufgebracht ist.
    12.) Integriertes Stromkreisgebilde nach den Ansprüchen 1 bis 4 und 6 bis 11, dadurch gekennzeichnet, daß der Träger-
    809810/0790
    körper aus einem Material gebildet ist, das wesentlich härter als das halbleitende Material ist.
    13·) Verfahren zur Herstellung eines integrierten Stromkreisgebildes, dadurch gekennzeichnet, daß auf einer aus halbleitendera Material bestehenden Platte eine Gitterstruktur aus elektrisch Isolierendem Material gebildet wird, auf der Gitterstruktur ein Trägerkörper gebildet wird und ein Teil des halbleitenden Materials entfernt wird, um dadurch eine Mehrzahl von aus halbleitendem Material bestehenden Inseln zu bilden., die voneinander und von dem Trägerkörper isoliert sind.
    l4.) Verfahren nach Anspruch 13* dadurch gekennzeichnet, daß In den Inseln aktive und/oder passive elektrische Vorrichtungen gebildet werden, die Teile verschiedener Leitfähigkeit besitzen, und daß zwischen ihnen Arbeitsverbindungen gebildet werden»
    15.) Verfahren nach Anspruch I3 oder 14, dadurch gekennzeichnet, daß die Gitterstruktur dadurch gebildet wird, daß in der aus halbleitendem Material bestehenden Platte durch selektives fitzen Vertiefungen von gleichmäßiger Tiefe, erzeugt werden und auf den freiliegenden Flächen der Vertiefungen eine Schicht aus elektrisch Isolierendem Material wachsen gelassen wird.
    l6.) Verfahren nach einem der Ansprüche 13 bis 15* dadurch gekennzeichnet, daß ein beträchtlicher Teil der Platte vor der Bildung der Gitterstruktur entfernt wird, um eine aus halbleitendem Material bestehende Platte zu erhalten, die
    eine gleichförmige Tiefe hst.
    17·) Verfahren nach einem der Ansprüche 13 bis ΐβ, dadurch gekennzeichnet, da? auf der Gitterstruktur ein zusätzlicher Trägerkörper gebildet wird und daß der erstgenannte Trägericörper entfernt wird, um dadurch die Inseln mit in einer gemeinsamen Ebene liegenden Flächen su versehen.
    l3.) Verfahren nach einem der Ansprüche 13 bis 17* dadurch gekennzeichnet, daß das halbleitende Material durch mechanisches Läppen* entfernt v;ird.
    .19.) Verfahren nach Anspruch 18, dadurch gekennzeichnet, dai3 vor dem Läppen auf dem Träger eine Anschlags chi ent aus einem Material, das wesentlich härter als das halbleitende Material ist, gebildet wird, um eine Begrenzung für das Fortschreiten des Läppvorganges zu schaffen. .
    20.) Verfahren nach Anspruch 17, dadurch gekennzeichnet, άκ,Ζ das halbleitende Material durch elektrochemisches litzen eiitfe-nt wird.
    2.1.) '/erfahren na-μ: einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, daß die Bildung der Gitterstruktur die ,Stufen des Wachsenlassens einer aus elektrisch isolierendem Material bestehenden Schicht auf dem halbleitenden Material und das Hineindiffundieren von Isolierstegen in das halbleitende. Material umfaßt, die sich bis an das isolierende Material erstrecken und mit ihm Kontakt machen.
    22.) Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß in einer Zwischenstufe in der aus Isoliermaterial bestehen-
    - jö -
    den Schicht, öffnungen gebildet werden,----durch die .Öffnungen hindurch Vertiefungen In.das halbleitende Material elngeätat werden und auf -den-ciaehen der Vertiefungen eine Schicht aus Isoliermaterial· wachsen gelassen wird, um dadurch eine Innere Gitterstruktur.-aus Isoliermaterial zu schaffen. ""
    2j.) Verfahren nach Anspruch l4, dadurch gekennaeleLnat, da, auf der aus halMeltenden Material bestehenden Platte eine Schicht .aus halbleiteodem Material entgegengesetzter Leitfähigkeit ge bildet wird,., die. Platte mit der Schicht in eine aus , Isoliermaterial",beistehende Schient eingeschlossen wird, die aus halbläitend'e.-m" Material bestehende Platte durch elektrochemisches Ätzen entfernt wird, in. der Schicht ■ Vertiefungen gebildet werden, um Inseln, bus halbleiteridem Material zu schaffen, ■ und auf den-, freiliegenden Flächen derlnseln eine •S.chiel-tii' ams" Isoliermaterial"'""Wachsen gelassen wird." . ':' '..-.'"
    24.) Verfahren; n&eh.--Änsprucii 14, dadurch . gekennzeichnet, da!., auf - der:»aüs--.3ialt>ieltendeni Material bestehenden Platte eine Schicht'aus·h'älfoleitendera Material' entgegengesetzter Leitfähigkeit gebildet wird,, die Platte mit der ochlerifc In eine aus Isoliermaterial bestehende Schicht eingeschlossen--wird,, in dem Isoliermaterial und der Scüicht" Vertiefungen.- gebildet vierden, um Inseln aus halbleitendem Matei;iarl zu schaffen, auf den freiliegenden Flächen, der Inseln eine Schicht; aus Isoliermaterial wachsen gelassen wird und die aus halbleitendem Material bestehende Platte entfernt wird, um In einer gerne' ins amen Ebene liegende Flächen der Inseln freizulegen.
    BAD ORiSJMAL 809810/0790
DE19641439485 1963-12-16 1964-12-05 Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung Pending DE1439485A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33069763A 1963-12-16 1963-12-16
US33880264A 1964-01-20 1964-01-20

Publications (1)

Publication Number Publication Date
DE1439485A1 true DE1439485A1 (de) 1968-11-28

Family

ID=26987403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641439485 Pending DE1439485A1 (de) 1963-12-16 1964-12-05 Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
BE (1) BE657077A (de)
CA (1) CA952628A (de)
DE (1) DE1439485A1 (de)
FR (1) FR1421618A (de)
GB (1) GB1061060A (de)
NL (1) NL6411895A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442892A1 (de) * 1973-10-09 1975-04-10 Hewlett Packard Co Infrarot-strahlungsquelle

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439760B2 (de) * 1964-12-19 1976-06-24 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Transistor und verfahren zu seiner herstellung
NL7001607A (de) * 1970-02-05 1971-08-09
US3954522A (en) * 1973-06-28 1976-05-04 Motorola, Inc. Integrated circuit process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442892A1 (de) * 1973-10-09 1975-04-10 Hewlett Packard Co Infrarot-strahlungsquelle

Also Published As

Publication number Publication date
CA952628A (en) 1974-08-06
BE657077A (de) 1965-04-01
GB1061060A (en) 1967-03-08
NL6411895A (de) 1965-06-17
FR1421618A (fr) 1965-12-17

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2615754C2 (de)
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1439485A1 (de) Integriertes Stromkreisgebilde und Verfahren zu seiner Herstellung
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements