DE1439760B2 - Transistor und verfahren zu seiner herstellung - Google Patents

Transistor und verfahren zu seiner herstellung

Info

Publication number
DE1439760B2
DE1439760B2 DE1964T0027659 DET0027659A DE1439760B2 DE 1439760 B2 DE1439760 B2 DE 1439760B2 DE 1964T0027659 DE1964T0027659 DE 1964T0027659 DE T0027659 A DET0027659 A DE T0027659A DE 1439760 B2 DE1439760 B2 DE 1439760B2
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor body
monocrystalline semiconductor
layer
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1964T0027659
Other languages
English (en)
Other versions
DE1439760A1 (de
Inventor
Hans-Jürgen Dipl.-Phys. Dr.; Hennings Klaus Dipl.-Phys. Dr.; 7900 Ulm Schütze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1964T0027659 priority Critical patent/DE1439760B2/de
Priority to CH1088765A priority patent/CH470761A/de
Priority to SE10883/65A priority patent/SE334195B/xx
Priority to FR35474A priority patent/FR1450952A/fr
Priority to GB47673/65A priority patent/GB1133344A/en
Priority to US04/513,677 priority patent/US3947869A/en
Publication of DE1439760A1 publication Critical patent/DE1439760A1/de
Publication of DE1439760B2 publication Critical patent/DE1439760B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

55 Die maximale Schwingfrequenz eines Transistors ist allgemein gegeben durch den Ausdruck
J max
A TT
Die Erfindung betrifft einen Transistor mit einem einkristallinen scheibenförmigen Halbleiterkörper, darin befindlichen diffundierten pn-Übergängen, einem diffundierten Emitter- und einem diesem gegenüberliegenden diffundierten Kollektorbereich und Isolierschichten, die den einkristallienen Halbleiterkörper mindestens teilweise umgeben und die pn-Übergänge bedecken.
Solche Transistoren sind aus der DT-AS 10 24 640 bekannt.
Unter der maximalen Schwingfrequenz eines Transistors ist diejenige Frequenz zu verstehen, bei der seine verfügbare Leistungsverstärkung auf 1 abgesunken ist In der angegebenen Formel für fmax bedeutet η den gesamten Basiswiderstand, Cc die Kollektorkapazität und tee die Laufzeit der Ladungsträger vom Emitterzum Kollektoranschluß.
Der Erfindung liegt die Aufgabe zugrunde, einen Transistor anzugeben, dessen maximale Schwingfrequenz durch Verkleinerung der Kollektorkapazität gegenüber bekannten Transistoren erhöht ist Zur Lösung dieser Aufgabe ist bei einem Transistor der eingangs erwähnten Art nach der Erfindung vorgesehen, daß sich an den einkristallinen Halbleiterkörper auf einer Oberflächenseite, von einer eingebetteten Isolierschicht isoliert, ein Trägerkörper aus Halbleitermaterial anschließt und mindestens einer der pn-Übergänge unter dieser eingebetteten Isolierschicht endet und der von ihm begrenzte Kollektorbereich durch einen Durchbruch in der eingebetteten Isolierschicht mit dem Trägerkörper in ohmschen Kontakt steht, während mindestens ein anderer pn-übergang unter einer Isolierschicht auf der gegenüberliegenden Oberflächenseite des einkristallinen Halbleiterkörpers endet
Die laterale Abmessung des Kollektorbereiches des Transistors nach der Erfindung ist vorzugsweise annähernd gleich oder kleiner als die des Emitterbereiches. Bei einer Ausführungsform des Transistors nach der Erfindung besteht der Kollektorbereich aus zwei oder mehreren Teilbereichen. Bei einer anderen Ausführungsform des Transistors nach der Erfindung sind der Emitterbereich oder der Emitter- und der Kollektorbereich von einem niederohmigen Teil des Basisbereiches umschlossen. Der Trägerkörper für den einkristallinen Halbleiterkörper umschließt diesen vorzugsweise auch seitlich und bildet mit dessen Oberseite eine Ebene, in der alle Anschlüsse angeordnet sind.
Ausführungsbeispiele des Transistors nach der Erfindung und ihre Herstellung werden im folgenden an Hand der F i g. 1 bis 5 näher erläutert.
Zur Herstellung eines Transistors nach der Erfindung geht man beispielsweise von einem η-leitenden Halbleiterkörper 21 aus, der z. B. aus Silizium besteht. Dieser Halbleiterkörper wird an seiner Oberfläche vorzugsweise durch thermische Oxydation mit einer Isolierschicht 22, z. B. mit einer Siliziumoxydschicht, versehen. Dann wird die Isolierschicht 22 durch Maskierung bis auf Inseln entfernt, die über den gewünschten Emitterzonen liegen und etwas größer als diese sind. Daraufhin wird eine möglichst tiefe (ca. 10 μπι) ρ-+-Leitung erzeugende Diffusion von Bor mit möglichst hoher Oberflächenkonzentration durchgeführt, wobei die Diffusionsschicht 23 im Halbleiterkörper entsteht und die undiffundierten η-leitenden Bereiche 24 stehenbleiben, wie dies die F i g. la zeigt. Anschließend werden die Reste der Isolierschicht 22 entfernt und auf der gesamten Oberseite des Halbleiterkörpers 21 eine Basisdiffusion, z. B. durch Eindiffusion von p-Leitungstyp erzeugenden Fremdatomen, durchgeführt, wobei die Diffusionsschicht 25 mit einer Dicke von z. B. 4 μπι entsteht, wie dies in der F i g. Ib zu sehen ist. Dann wird die Oberfläche des Halbleiterkörpers 21 mit einer
Isolierschicht 26, vorzugsweise durch thermische Oxydation, und mit einer polykristallinen Siliziumschicht 27, vorzugsweise durch Abscheidung aus der Gasphase, bedeckt. Anschließend wird der Halbleiterkörper 21 von seiner Unterseite her ohne Störung seiner Gitterstruktur bis auf eine Dicke — in der Fig. Ib bis zur Höhe der gestrichelten Linie — abgetragen, die etwas kleiner als die Dicke der p+-Diffusionsschicht 23 ist, so so daß dabei das Ende des pn-Oberganges zwischen der p+-Diffusionsschicht 23 und dem η-leitenden Bereich 24 freigelegt wird. Jetzt wird die so freigelegte Oberfläche vorzugsweise durch thermische Oxydation mit einer Isolierschicht 28 versehen, in die dann Fenster hineingeätzt werden, die sich genau unterhalb der η-leitenden Bereiche 24 befinden und genauso groß oder geringfügig größer sind als diese. Auf die mit der Isolierschicht 28 versehene Seite des Halbleiterkörpers 21 wird jetzt eine n+-dotierte niederohmige Halbleiterschicht 29 als Trägerkörper vorzugsweise aus der Gasphase abgeschieden und dann die obere polykristalline Halbleiterschicht 27 ζ. Β. mittels selektiver Ätzmittel bis zur Isolierschicht 26 entfernt, wie dies die Fig. Ic zeigt. Während der Abscheidung der hochdotierten η+-leitenden Halbleiterschicht 29 und während der darauffolgenden thermischen Verfahrensschritte diffundieren aus der hochdotierten Halbleiterschicht 29 heraus Fremdatome in Zone 30 der η-leitenden Bereiche 24. Diese Zonen 30 passivieren unter der Isolierschicht 28 freigelegte Ende der pn-Übergänge zwischen den p+'Diffusionsschichten 23 und den η-leitenden Bereichen 24. Daraufhin werden über den η-leitenden Bereichen 24 Emitterfenster 31 in die Isolierschicht 26 hineingeätzt und durch diese Fenster hindurch durch Eindiffusion von n- Leitungstyp erzeugenden Fremdatomen wie z. B. Phosphor die Emitterbereiche 32 erzeugt, und zwar bis zu einer Tiefe, daß sich eine Dicke der Basisbereiche 33 von ca. 0,2 bis 0,5 μΐη ergibt. Abschließend werden noch Fenster 34 für die Kontaktierung der Basisbereiche 33 in der oberen Isolierschicht 26 angebracht
Der auf die beschriebene Weise hergestellte Transistor besitzt den Vorteil, daß bei ihm wie bei bekannten Planartransistoren die Schichtdecke des einkristallinen Halbleiterkörpers nicht in die Basisdicke eingeht Er besitzt den Vorteil eines niederohmigen Anschlusses der Basiselektrode.
Um die Schwierigkeit zu vermeiden, daß die tiefe ρ+-Diffusion zur Bildung der Diffusionsschicht 23 eine lange Diffusionszeit oder eine noch tiefere Diffusionsschicht 23, eine größere Schichtdicke des Halbleiterkör- pers erfordert, kann man bei der Herstellung des Transistors vor dem Aufbringen der Isolierschicht 28 eine weitere p-Diffusion in die Unterseite des einkristallinen Halbleiterkörpers 21 durchführen. Allerdings muß dann darauf geachtet werden, daß diese p-Diffusionsschicht im Kollektorbereich 24, 30 wieder durch die η-Diffusion in die Zone 30 umdotiert wird. Ist dagegen die durch die p-Diffusion in der Unterseite des Halbleiterkörpers 21 erzeugte Dotierungskonzentration so groß, daß eine solche Umdotierung nicht ohne weiteres möglich ist, so wird der Kollektorbereich 24,30 während der weiteren p-Diffusion von der Unterseite des Halbleiterkörpers 21 maskiert
Weiterhin ist es auch möglich, die Basisdiffusionsschicht 25 erst nach dem Abtragen der Halbleiterschicht 27 durch Fenster in der Isolierschicht 26 hindurch vor der Emitterdiffusion zu erzeugen.
Ein anderes Ausführungsbeispiel eines Transistors nach der Erfindung ist in der F i g. 2 dargestellt. In einen einkristallinen Halbleiterkörper 1 vom p-Leitungstyp, wird ein den gleichen Leitungstyp erzeugender Fremdstoff eindiffundiert. Dabei entsteht im Halbleiterkörper 1 ein Diffusionsprofil, dessen »Konzentrations-Höhenlinien« 2 in der Fig.2a zu sehen sind. Im Anschluß an diese Diffusion wird die Oberfläche des Halbleiterkörpers 1 allseitig mit der Isolierschicht 3, z. B. durch thermische Oxydation bedeckt Daraufhin wird der Halbleiterkörper 1 in einem Epitaxie-Reaktor mit einer polykristallinen Halbleiterschicht 4 beschichtet, und zwar derart, daß die eine Oberfläche des Halbleiterkörpers 1 frei bleibt, s. Fig.2a. Daraufhin wird von der freien Oberfläche her die Isolierschicht 3 entfernt und der einkristalline Halbleiterkörper 1, z. B. auf mechanische und/oder chemische Weise abgetragen, so daß von ihm nur noch eine dünne einkristalline Halbleiterschicht mit einer Dicke von z.B. 10μπι übrigbleibt, wie dies für einen Ausschnitt des Halbleiterkörpers 1 in der F i g. 2b dargestellt ist. Die Oberfläche der entstandenen dünnen einkristallinen Halbleiterschicht wird jetzt mit einer neuen, unteren Isolierschicht 5, z. B. einer Siliziumoxydschicht, überzogen, in die anschließend Fenster 6, z. B. mittels eines Photomaskenverfahrens, eingeätzt werden, wie dies die F i g. 2c zeigt. Dann wird der Halbleiterkörper 1 wieder in einen Epitaxie-Reaktor gebracht und hochdotiertes, z. B. mit einer hohen Entartungskonzentration dotiertes, Halbleitermaterial von in bezug auf den Halbleiterkörper 1 entgegengesetztem, also n-Leitungstyp, z. B. eine hochdotierte n-Siliziumschicht, auf der Isolierschicht 5 und in den Fenstern 6 abgeschieden, so daß der Trägerkörper 7 und zumindest teilweise während dieses Vorganges automatisch die Kollektorbereiche 8 in dem Halbleiterkörper 1 entstehen. Es ist möglich, die Kollektorbereiche 8 durch eine zusätzliche Temperaturbehandlung noch weiter in den Halbleiterkörper 1 eindringen zu lassen. Die als Hilfsträger benutzte polykristalline Halbleiterschicht 4 wird dann mit Hilfe selektiver Ätzmittel, welche die Isolierschicht 3 nicht angreifen, abgetragen, so daß dann eine Schichtenahordnung gemäß F i g. 2d entsteht Während der Abtragung der polykristallinen Halbleiterschicht 4 ist es erforderlich, den epitaktisch abgeschiedenen Trägerkörper 7 zu schützen, z. B. dadurch, daß der Trägerkörper 7 mit einer Isolierschicht, die vom Ätzmittel nicht angegriffen wird, überzogen wird. Diese Isolierschicht ist z. B. ein thermisch gewachsenes Oxyd des Halbleitermaterials, das später wieder zwecks Kontaktierung des Kollektorbereiches 8 ganz oder teilweise entfernt wird. Die folgenden Verfahrensschritte entsprechen denen der üblichen bekannten Planarverfahren, und zwar werden in die Isolierschicht 3 Fenster 9 z. B. eingeätzt, und dann wird durch diese Fenster z. B. eine η-dotierende Substanz, z. B. Phosphor, in den einkristallinen Halbleiterkörper 1 eindiffundiert, so daß auf diese Weise die Emitterbereiche 10 der Transisotren entstehen, wie dies in der F i g. 2e dargestellt ist. Anschließend werden in die Isolierschicht 3 Fenster 11 und 11' für die Kontaktierung der Basisbereiche 21 eingeätzt. Ohmsche Kontakte werden danach z.B. durch Einlegieren von Aluminium erzeugt, wobei die Rekristallisationszonen 12 und 12' entstehen.
Beide Ausführungsbeispiele zeigen das vorteilhafte »Einschieben« einer Isolierschicht 5, 28 in das Kollektorbahngebiet 24,30,29 bzw. 8,7 und das zweite Ausführungsbeispiel die vorteilhafte Erzeugung des Kollektor-pn-Überganges unabhängig von der Basisdif-
fusion. Der Kollektor-pn-Übergang ist dabei in der von Planar-Halbleiterbauelementen her bekannten Weise als passivierter pn-Übergang ausgebildet, und zwar unter der dem Emitterbereich gegenüberliegenden eingebetteten Isolierschicht 5, 28. Weitere Vorteile der Transistoren sind ein sehr geringer Kollektorbahnwiderstand — dementsprechend eine große Verlustleistung bzw. eine kleine Sättigungsspannung — eine kleine Kollektor-pn-Übergangsfläche - dementsprechend eine kleine Kollektorkapazität — und die Vermeidung einer Kanalbildung zwischen Emitter- und Kollektorbereich.
Ein anderes Ausführungsbeispiel des erfindungsgemäßen Transistors ist in der F i g. 3 dargestellt. Seine Herstellung unterscheidet sich von dem an Hand der Fig.2 erläuterten Verfahren dadurch, daß in den Halbleiterkörper 1 vom p-Leitungstyp eine p-dotierende Substanz über das in Planarverfahren übliche Basisfenster 13 eindiffundiert wird, wobei das Konzentrationsprofil 2 entsteht. In die Isolierschicht 5 werden Fenster 6 und 6' eingeätzt, durch welche die Kollektorbereiche 8 und 8' eingebracht werden. Bei diesem Ausführungsbeispiel ist also der Kollektorbereich so weit verkleinert, daß der Kollektor-pn-Ubergang nur noch dem emittierenden Randemitterbereichs 10 gegenübersteht.
Ein weiteres Ausführungsbeispiel des Transistors nach der Erfindung zeigt die F i g. 4. Es unterscheidet sich im wesentlichen von dem in der Fig. 3 dargestellten Beispiel nur dadurch, daß die Basisgräben 14 und 14' zur Reduzierung des Basiswiderstandes in den einkristallinen Halbleiterkörper 1 eingebracht sind. Es ist ferner möglich, den Transistor als Schaltungselement in einer Halbleiterschaltung auszubilden, wie dies in der F i g. 5 dargestellt ist. Zu diesem Zweck wird ein mit einer Isolierschicht und einem darüber befindlichen Hilfsträgerkörper versehener einkristallinen Halbleiterkörper 1 an seiner Unterseite mit Vertiefungen versehen und dann mit einer Isolierschicht 5 bedeckt, in die dann über dem von den Vertiefungen gebildeten Erhebungen die Fenster 6 für die Kollektordiffusion eingeätzt werden. Dann wird die Isolierschicht 5 und der einkristalline Halbleiterkörper 1 mit einer Schicht 7 hochdotierten Halbleitermaterials bedeckt, diese oberhalb des den Transistor ergebenden Teils des Halbleiterkörpers 1 entfernt, dann die hochdotierte Halbleiterschicht 7 mit einer Isolierschicht 15 und mit einer als Trägerkörper dienenden neuen Schicht 16 aus polykristallinem Halbleitermaterial bedeckt und anschließend in bekannter Weise die Halbleiterschichtenanordnung von der oberen Seite so weit abgetragen, daß die Transistoranordnung nach F i g. 5 entsteht, die abschließend mit einer Isolierschicht 17 und Fenstern für die dann durchgeführte Diffusion des Emitterbereichs 10 und die Kontaktierung des Basisbereichs 2, 1 versehen wird.
Hierzu 3 Blatt Zeichnungen : . ι.. / Oy-O; U

Claims (11)

Patentansprüche:
1. Transistor mit einem einkristallinen scheibenförmigen Halbleiterkörper, darin befindlichen diffundierten pn-Übergängen, einem diffundierten Emitter- und einem diesem gegenüberliegenden diffundierten Kollektorbereich und Isolierschichten, die den einkristallinen Halbleiterkörper mindestens teilweise umgeben und die pn-Übergänge bedecken, dadurch gekennzeichnet, daß sich an den einkristallinen Halbleiterkörper (1, 21) auf einer Oberflächenseite, von einer eingebetteten Isolierschicht (5, 28) isoliert, ein Trägerkörper (7, 29) aus Halbleitermaterial anschließt und mindestens einer der pn-Übergänge unter dieser eingebetteten Isolierschicht (5, 28) endet und der von ihm begrenzte Kollektorbereich (8, 8'; 24, 30) durch einen Durchbruch in der eingebetteten Isolierschicht (5, 28) mit dem Trägerkörper (7, 29) in ohmschen Kontakt steht, während mindestens ein anderer pn-Übergang unter einer Isolierschicht (3, 26) auf der gegenüberliegenden Oberflächenseite des einkristallinen Halbleiterkörpers (1,21) endet.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die laterale Abmessung des Kollektorbereichs (8; 24,30) angenähert gleich oder kleiner als die des Emitterbereichs (10,32) ist.
3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Kollektorbereich aus zwei oder mehreren Teilbereichen (8,8') besteht.
4. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß längs der Emitterberandung Basisgräben (14,14') angeordnet sind.
5. Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Emitterbereich (32) oder der Emitter- (32) und der Kollektorbereich (24, 30) von einem niederohmigen Teil (23) des Basisbereichs (25,23) umschlossen sind.
6. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Trägerkörper (7, 29) den einkristallinen Halbleiterkörper (1, 21) auch seitlich umschließt und mit dessen Oberseite eine Ebene bildet, in der alle Anschlüsse angeordnet sind.
7. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein einkristalliner n-leitender Halbleiterkörper (21) an seiner Oberfläche mit einer Isolierschicht (22) versehen wird, dann diese Isolierschicht (22) bis auf Inseln, deren Fläche etwas größer als die der gewünschten Emitterbereiche ist, entfernt wird, dann eine tiefe ρ+-leitende Schicht (23) in den einkristallinen Halbleiterkörper (21) eindiffuniert wird, so daß undiffundierte n-leitende Halbleiterbereiche (24) unter den Isolierschichtinsein (22) stehenbleiben, nun diese Isolierschichtinseln (22) entfernt werden und daraufhin auf der gesamten Oberfläche des einkristallinen Halbleiterkörpers (21) in die Schicht (25) zur Bildung des Basisbereichs eine Diffusion von p-Leitungstyp erzeugenden Fremdatomen durchgeführt wird, dann diese Seite des einkristallinen Halbleiterkörpers (21) vorzugsweise durch thermische Oxydation mit einer Isolierschicht (26) und anschließend mit einer polykristallinen Halbleiterschicht (27) bedeckt wird, jetzt von der Unterseite des einkristallinen Halbleiterkörpers (21) her der einkristalline Halbleiterkörper (21) bis auf cue vorgegebene Dicke, welche kleiner als die Dicke der ρ+-leitenden Diffusionsschicht (23) ist, abgetragen wird, dann die so entstandene Oberfläche mit einer Isolierschicht (28) bedeckt wird und in diese Isolierschicht (28) Fenster eingebracht werden, die genau auf die stehengebliebenen n-Ieitenden Halbleiterbereiche (24) passen oder geringfügig größer sind, danach auf diese Seite des einkristallinen Halbleiterkörpers (21) eine η-leitende hochdotierte Halbleiterschicht (29) als Trägerkörper abgeschieden wird, daraufhin die obere polykristalline Halbleiterschicht (27) durch selektives Ätzen bis zur oberen Isolierschicht (26) abgetragen wird und schließlich in dieser oberen Isolierschicht (26) Fenster für die Eindiffusion einer n-dotierten Substanz zur Erzeugung des Emitterbereichs (32) und anschließend Fenster (34) für die Kontaktierung des Basisbereichs (25,23) eingebracht werden.
8. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in einen einkristallinen Halbleiterkörper (1) vom p-Leitungstyp eine den gleichen Leitungstyp erzeugende Substanz eindiffundiert wird, dann die Oberfläche des einkristallinen Halbleiterkörpers (1) allseitig mit einer Isolierschicht (3), vorzugsweise durch thermische Oxydation versehen wird, anschließend der einkristalline Halbleiterkörper (1) mit einer Schicht (4) polykristallinen Halbleitermaterials bedeckt wird, derart, daß eine Oberfläche des einkristallinen Halbleiterkörpers (1) frei bleibt, daraufhin von der freien Oberfläche her die Isolierschicht (3) entfernt und der einkristalline Halbleiterkörper (1) bis auf eine vorgegebene geringe Dicke abgetragen wird, nun die dadurch entstandene Oberfläche mit einer neuen unteren Isolierschicht (5) bedeckt wird, dann in diese untere Isolierschicht (5) Fenster (6) eingebracht werden, anschließend auf die mit den Fenstern (6) versehene Seite des einkristallinen Halbleiterkörpers (1) eine Schicht aus hochdotiertem n-leitendem Halbleitermaterial (7) als Trägerkörper abgeschieden wird, derart, daß dabei Kollektorbereiche (8) durch die Fenster (6) in den einkristallinen Halbleiterkörper (1) eindiffundieren, jetzt die Schicht (4) aus polykristallinem Halbleitermaterial auf der anderen Seite des einkristallinen Halbleiterkörpers (1) mittels selektiver Ätzmittel bis auf die obere Isolierschicht (3) abgetragen wird und schließlich in diese obere Isolierschicht (3) Fenster für die Eindiffusion einer η-dotierenden Substanz zur Erzeugung des Emitterbereichs (10) und anschließend Fenster (12, 12') für die Kontaktierung des Basisbereichs (2,1) eingebracht werden.
9. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Oberfläche eine p-leitenden einkristallinen Halbleiterkörpers (1) vorzugsweise durch thermische Oxydation allseitig mit einer Isolierschicht (3) versehen wird, anschließend der einkristalline Halbleiterkörper (1) mit einer Schicht (4) polykristallinen Halbleitermaterials bedeckt wird, derart, daß eine Oberfläche des einkristallinen Halbleiterkörpers (1) frei bleibt, daraufhin von der freien Oberfläche her die Isolierschicht (3) entfernt und der einkristalline Halbleiterkörper (1) bis auf eine vorgegebene geringe Dicke abgetragen wird, nun die dadurch entstandene Oberfläche mit einer neuen unteren Isolierschicht (5) bedeckt wird, dann in diese untere Isolierschicht (5) Fenster (6)
eingebracht werden, anschließend auf diese Seite eine Schicht aus hochdotiertem η-leitenden Halbleitermaterial (7) als Trägerkörper abgeschieden wird, derart, daß dabei Kollektorbereiche (8) durch die Fenster (6) in den einkristallinen Halbleiterkörper (1) eindiffundieren, jetzt die Schicht (4) aus polykristallinem Halbleitermaterial auf der anderen Seite des einkristallinen Halbleiterkörpers (1) mittels selektiver Ätzmittel bis auf die obere Isolierschicht (3) abgetragen wird nunmehr in diese obere Isolierschicht (3) Basisfenster (13) geätzt werden und durch dieses Basisfenster (13) unter Erzeugung eines Konzentrationsgradienten eine Dotierungssubstanz eindiffundiert wird, durch die sich der Leitungstyp des einkristallinen Halbleiterkörpers (1) nicht ändert, dann nach Aufbringen einer weiteren oberen Isolierschicht, insbesondere durch thermische Oxydation, und Ausätzen eines Emitterfensters im Bereich der Dotierung des Basisbereichs (2) der Emitterbereich (10) durch Eindiffusion einer n-Leitungstyp hervorrufenden Substanz erzeugt wird und schließlich Fenster (12, 12') für die Kontaktierung des Basisbereichs (2, 1) in der weiteren oberen Isolierschicht angebracht werden.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß in den einkristallinen Halbleiterköper (1) Basisgräben (14, 14') entlang der Emitterberandung mittels selektiver Ätzmittel eingebracht werden.
11. Verfahren zur Herstellung von Transistoren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die eine Seite eines einkristallinen Halbleiterkörpers (1) mit Vertiefungen und anschließend mit einer unteren Isolierschicht (5) versehen wird, dann in diese untere Isolierschicht (5) über den von den Vertiefungen gebildeten Erhebungen des einkristallinen Halbleiterkörpers (1) Fenster (6) eingebracht werden, nun auf die untere Seite des einkristallinen Halbleiterkörpers (1) aufeinanderfolgend eine Schicht (7) hochdotierten Halbleitermaterials, eine neue Isolierschicht (15) und eine Schicht (16) aus polykristallinem Halbleitermaterial abgeschieden werden, daraufhin der einkristalline Halbleiterkörper (1) von der entgegengesetzten oberen Seite her so weit abgetragen wird, daß isolierte Gebiete des einkristallinen Halbleiterkörpers (1) stehenbleiben, anschließend die abgetragene Seite des einkristallinen Halbleiterkörpers (1) mit einer Isolierschicht (17) bedeckt wird, dann Fenster in diese Isolierschicht (17) eingeätzt werden und schließlich durch diese Fenster die Diffusion des Emitterbereichs (10) und die Kontaktierung des Basisbereichs (2,1) durchgeführt werden.
DE1964T0027659 1964-12-19 1964-12-19 Transistor und verfahren zu seiner herstellung Granted DE1439760B2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE1964T0027659 DE1439760B2 (de) 1964-12-19 1964-12-19 Transistor und verfahren zu seiner herstellung
CH1088765A CH470761A (de) 1964-12-19 1965-08-03 Halbleiteranordnung, insbesondere Transistor
SE10883/65A SE334195B (de) 1964-12-19 1965-08-19
FR35474A FR1450952A (fr) 1964-12-19 1965-10-19 Dispositif semi-conducteur et notamment, transistor
GB47673/65A GB1133344A (en) 1964-12-19 1965-11-10 Semiconductor device particularly a transistor device
US04/513,677 US3947869A (en) 1964-12-19 1965-12-14 Semiconductor device having internal junction passsivating insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1964T0027659 DE1439760B2 (de) 1964-12-19 1964-12-19 Transistor und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE1439760A1 DE1439760A1 (de) 1969-08-07
DE1439760B2 true DE1439760B2 (de) 1976-06-24

Family

ID=7553643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1964T0027659 Granted DE1439760B2 (de) 1964-12-19 1964-12-19 Transistor und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (1) US3947869A (de)
CH (1) CH470761A (de)
DE (1) DE1439760B2 (de)
GB (1) GB1133344A (de)
SE (1) SE334195B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2953730A (en) * 1952-11-07 1960-09-20 Rca Corp High frequency semiconductor devices
US3114663A (en) * 1960-03-29 1963-12-17 Rca Corp Method of providing semiconductor wafers with protective and masking coatings
US3159780A (en) * 1961-06-19 1964-12-01 Tektronix Inc Semiconductor bridge rectifier
US3220896A (en) * 1961-07-17 1965-11-30 Raytheon Co Transistor
US3210225A (en) * 1961-08-18 1965-10-05 Texas Instruments Inc Method of making transistor
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3253197A (en) * 1962-06-21 1966-05-24 Amelco Inc Transistor having a relatively high inverse alpha
US3312881A (en) * 1963-11-08 1967-04-04 Ibm Transistor with limited area basecollector junction
US3309585A (en) * 1963-11-29 1967-03-14 Westinghouse Electric Corp Junction transistor structure with interdigitated configuration having features to minimize localized heating
US3829889A (en) * 1963-12-16 1974-08-13 Signetics Corp Semiconductor structure
CA952628A (en) * 1963-12-16 1974-08-06 David A. Maxwell Semiconductor structure and method
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
US3440498A (en) * 1966-03-14 1969-04-22 Nat Semiconductor Corp Contacts for insulation isolated semiconductor integrated circuitry

Also Published As

Publication number Publication date
CH470761A (de) 1969-03-31
GB1133344A (en) 1968-11-13
DE1439760A1 (de) 1969-08-07
SE334195B (de) 1971-04-19
US3947869A (en) 1976-03-30

Similar Documents

Publication Publication Date Title
DE2615754C2 (de)
DE3202608C2 (de)
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2718449C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE1439760C3 (de) Transistor und Verfahren zu seiner Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1439760B2 (de) Transistor und verfahren zu seiner herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)