JPS58168258A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPS58168258A
JPS58168258A JP5186182A JP5186182A JPS58168258A JP S58168258 A JPS58168258 A JP S58168258A JP 5186182 A JP5186182 A JP 5186182A JP 5186182 A JP5186182 A JP 5186182A JP S58168258 A JPS58168258 A JP S58168258A
Authority
JP
Japan
Prior art keywords
single crystal
silicon
film
thin film
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5186182A
Other languages
English (en)
Inventor
「峰」岸 一茂
Kazushige Minegishi
Takashi Morie
隆 森江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5186182A priority Critical patent/JPS58168258A/ja
Publication of JPS58168258A publication Critical patent/JPS58168258A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁体薄膜により素子間が分離された半導体集
積回路装置およびその構造方法に関するものである。
従来の牛導体集*回w!装置における素子間の分−法の
嶺1Nを111図に示して説明すると、この分−法に、
is1図−)に示すように、シリコン単細晶基IEI上
の素子関分離部を形成する所定領域2以外の部分に耐酸
化性smとして例えばシリ冨ン窺化1Ist形威し、次
VCa化性雰囲気中で亀旭運を行うことによって菖1図
伽)に示すように1上配所定領域!にシリコン酸化膜2
1を形成することによp、素子間分離部を形成するもの
である。しかし、このような方法では、シv:1ン会化
属端O下11に侵入し九シリコン酸化属21〇一部、い
わゆるバーズビータ22によ**魔−域2よ)も素子間
分離部が拡大され、黴顔亀素子岡分−を実現する妨げと
なってい友。1九、素子間分離部と素子部のあいだには
、分離部シV″:Iン酸化膜厚O概ね半分の表面段差が
生じるために、金属配線O断線をひ自おこし晶いという
欠点がある。
本尭v4は以上の点に鑑み、上記し九従来O欠点を除去
する丸めに1され良もので、半導体単結晶基板上の所定
領域に形成し九亭導体単麹蟲薄属O儒′rMK形成され
た絶縁体薄膜によシ黴顔を赤子間分離を行うことができ
る半導体県積闘賂装置およびその製造方法を提供するも
のであゐ。
以下、本尭−の実施例をwJTIJについて詳麟に説明
する。
第2図は本鈍明による製造方法の第10輿論儒會諷−す
る友め〇一部工1断面図であゐ。まず、第2■−)に示
すように、導電形がP形でかつキャリア―直にして10
”〜l O’ ”ex−”程度のシリコン単結晶基板1
上に、シランなどのシリコン化合物を原料とする化学的
気相成長法(以下、CVD法と略記する)により第1の
シリコン単結晶薄膜4を所菫の厚みだけエピタキシャル
成長させる。
このとき、馬1のシリコン単結晶薄1114のエピタキ
シャル成長においては、例えば基板温度が900−11
00℃の範囲でAIHs +  ]hHsなどの適当な
不純物を添加することにより、所望の導電形および不純
物員度をもつ第1のシリコン単結晶薄膜を得ることがで
亀る。次に、第2図(b)に示すように、第1のシリコ
ン単結晶基板1上にCVD法により基板温度7OO〜1
000℃2反応ガスとしてシラン、アンモニアを用いて
シリコン窒化膜5t#E1の絶縁体薄膜として堆積する
。准お、第1の絶縁体薄膜としては、シリコン窒化膜に
代えてVリーン酸化層あるいは、シリコン酸化膜および
シリコン窒化膜の積層膜を用いてもよい。
次いで、第2図(c)に示すようにルジヌトパターン@
をエツチングマスクとしてシリコン電化膜2および第1
のシリコン単結晶薄H4をエツチングし、シリコン単結
晶基板10所定領域41上にパターニングされ九第1の
シリコン単結晶薄膜42およびシリ−7窒化膜IIO積
層展を形成する。
このエツチングによりパターニングされた第1のシリコ
ン単結晶薄膜42KIII函4sが形成され、後述する
ように第2のシップン単・鐘晶薄属を選択的に形成する
領域1にシリコン隼結蟲基41[1を露出させる。しか
る後、111i2WiA(2)に示すように、レジスト
パターン@を除去し、酸素を良は湿つ九酸素によゐ酸化
性雰8気中の熱処理(90G〜1100C)により11
11ノシリ;ン単紬晶薄属42011m43およびシリ
コン単結晶薄層1上の露出領域Tにシリコン酸化膜71
′f:形成する。そして、篇鵞園(・)K示すように、
エツチング適度に方肉性をtつエツチング法(以下、異
方性エツチングという)によ)第2の7リコン単結晶薄
膜を選択的に形成する領域T3上に形成されたシリコン
酸化膜T1を論資す為ことによってシリコン単結晶基板
1を露出させ、かつ第1のシリコン単結晶薄膜42の儒
1143にシリコン酸化膜T2を残す。この異方性エツ
チングとしては、例えばCF4 および水嵩による反応
性イオンエツチングを用いることがで寝る。
次に、第2図0)に示すように、ハロゲン元素を會むシ
リコン化金物を原料とするCVD法により上記積層膜上
にはシリコン薄膜を堆積させずに、かつシリコン単結晶
基mr*wの領域73のシリクン単結晶基[1上に選択
□的にj12のシリコン単結晶薄膜8をエピタキシャル
成長させる。このとき、!12のシリコン単結晶薄膜の
エピタキシャル成長においては、例えば基板温度900
〜1100℃。
希釈ガスH2+不純物ガスとしてAmHs IB!H・
など管、そしてケイ素および/〜四ゲンを含むガスとし
て81HmC4m 、 81F+  などを用いればよ
い。
また、適当な不純物を添加することにより、第2のシリ
コン単結晶薄膜の導電形および不純物機度、tLmK設
定で亀る。次いで、第2図(F)K示すようKSlll
lのシリコン単結晶薄膜42011111K −歇させ
るように第3のシリコン単結晶薄膜−をエツチングする
ことにより、膜厚が減じられたjl!のシリコン単結晶
薄膜a1を形成し、最後に140〜180CK加熱し九
リン酸によpシ9:Iyil化膜s1を除去する。これ
によって、jlIC)シリコン単結晶薄膜42のl11
m4mに影威されえクリーン酸化1[72によp絶縁分
離することがで寝る。
このwno爽−例では、1II11および第80シリコ
ン単鹸晶薄1aFiパター二ンダした第10シリコン単
結晶薄膜の測置を酸化して形成され九シリコン酸化1[
Kよシ絶縁分離してい九が、このシリコン酸化膜に代え
てパターニングした嬉10シリコン単結晶薄膜のllm
K CVD法によ)形成した絶縁体薄WIkt用いるこ
とができる。これをKgの実施例としてjlK3図に基
いてI!明する。
第3Eにおいて第2図と同一符号は同−壕九は8114
部分を示し、こむで嬬1.予、?tJ第10夷膣例と1
iil14Ilの工程にてシリコン単結晶基板1上のパ
ターニングされ九giのシリコン単結晶部1[42に側
御48#ll威されるとともに、第20シリコン単鎗晶
−属を遥*#Kli威する領域IKシリコン単曽晶基板
1が露出畜れているものとする(第2図−乃遍(@)参
j1)、Lかして、第1ail(a)に示すように、レ
ジストパターン@を除去し、CVD*によn1trz基
臘温all! 7410−1000C、希釈カxHs、
反応ガスとしてシランおよびアン鴫エアを用いて嬉2の
シリコン窒化属参を第2の絶縁体薄膜として形成する。
なお、このとき、パターニングし九Illのシ1Jyy
単結晶薄膜420側面4sにおいて1112のシリコン
窒化属参と第1のシリコン単結晶部3142が直接Kl
i触することを避ける丸め酸化性雰囲気中の鶏m1m1
によりjlllのシリコン単結晶薄馬4:の側1i4S
Kシリコン酸化属を形成したのちにJI2のシリコン窒
化1ast形成す為こともで會る。1九、シリコン窒化
膜に代えて絶縁体薄膜としてCVD法、スパッタ法等に
より形成したシリ;ン駿化属11えは酸化アルンニDA
膜等を用いることもで1為。次に、異方性エツチングと
して例えば反応性イオンエツチングによjfs3E伽)
K示すようにシリコン窒化膜510上画s11および後
述するjl12のシリコン単結晶薄膜を選択的に形成す
る領域1の79:I/単結晶基板1上の第2のシリコン
窒化膜−を除去し、かつパターニングされた上記積層膜
の儒mK上記#lI鵞のシV】ン膳化膜嘗を残すことに
より、上記積層膜の測置にのみシリコン窒化j111を
形成する。
そして、第3@(c)K示すように、第1の実施例と同
様な工程にてハロフッ元素を含むシリボン化合物を原料
とするCVD法によシ、上記積層膜O上面’511  
にはシリコン窒化を堆積せずに、かつ1 、    シ
リコン単結晶基板1の所足領域T上にOみ遥択胃、1、
   的に第冨のシリ・ン単結晶薄膜@をエビタキシャ
) □    ル成憂させる。
Fパ    次に、$3図(d)に示すように、第1の
?/v:ifン単結晶薄膜42の上面に一致するように
第2のシ・  リコン単結晶薄膜$をエツチングするこ
とにより、1\ 、、膜厚が減じられた第2のシリコン単結晶薄膜@1・
、 管形成し、続いて、第1のシリコン窒化膜s1お箇
 よび第1のシリコン窒化膜51に接してい482t)
t/Wクン窺化馬−16一部を熱リン酸によシ除去する
ことKよシ、第1のシリコン単結晶111142の儒’
l1431のみにシリコン窒化11!12′t−形成す
ゐことがで暑る。
j1411は本*11Iによる=Sの実施例を説明する
丸めの一部工程断1iiai!lであυ、シリコン酸化
層の膜厚の違いを利用して絶縁分離する場合を示す。
この実施例では、第4E侃)に示すように、導電形がP
形でかつキャリア論度にじて10”aw=椙度のシリコ
ン単結晶基板1上に、CVD法によりリン、砒素、硼素
などの不純物を添加して10″M’根度の高不純物S度
をもつJIllのシリコン単結晶薄膜4aを堆積する。
次に、第4図(b)に示すように、篤lのシリコン単結
晶薄膜4a上に、シリコン窒化膜やシリコン酸化層など
を般社ることなぐレジストパターンSを施し、このレジ
ストパターン6を!スタどして第1のシリコン単結晶薄
膜4aをエツチングし、シリーン単結晶基板10所定領
域41上にパターニングされた第1のシリコン単結晶薄
膜42a を形成する。このエツチングによ9パターニ
ングされ九jIIOシリコン単艙晶薄属42a K側面
43mが形成され、Il述するSVOシリコン単結晶薄
膜を選択的に形成する領域TKシ9:1ン単結晶基板1
を露出させる。しかゐ後、レジストパターン6を除去し
く第4図(c)参照)、1114図(イ)に示すように
、酸化性雰囲気中の熱J611によりキャリア濃RKよ
る酸化速度の違いを利用して11111のシリ;ン単結
晶薄j[42aの主面および側面43m  とシリコン
単結晶1板1上の露出領域7KII厚の異なるシリコン
酸化膜T4を形成する。この酸化においては、例えば湿
つ友酸素雰囲気中、750℃で酸化したときに形成され
るシリコン酸化膜T4の膜厚はシリコン単結晶1板1上
の領域Tで約0.1μm+jltのシリコン単結晶薄膜
42a の主面および側面43a上で約0.6μmが得
られた。
そして、第4図(・)に示すように、異方性エツチング
によp第2のシリコン単結晶薄膜を形成する領域Tのシ
リコン単結晶基板1上のシリコン酸化膜のみを除去し、
パターニングされ友第1のシリオン早艙晶薄馬41* 
0主函および測量48a上のシリ薯ン駿化属14を鵬す
0次に、第48(f)に示すように、jl14D実施例
と同様の工程にてハロゲン元素を含むシリーン化合物を
原料とするCVD法によjljllloシリ;ン単結晶
薄膜42aめ主面上にはシリコン**を堆積させずに、
かつンリプン単結晶基板表面の領域T3のシリコン単結
晶基板1上に選択的に第2のシリコン単結晶薄膜@をエ
ピタキシャル成長する。次いで、第4図し)に示すよう
に、jIlのシリコン単結晶薄膜42a の主面上に残
存しているシリコン酸化膜T4を除去することによって
、第1のシリコン単結晶薄膜42aのIIIii43m
に形成畜れ九シリコン酸化aysによシ絶縁分離するこ
とかで龜る。なお、各シリコン単結晶基板を熱部ml(
例えば窒素中、1000〜1ji00℃にて30分〜1
時間)またはレーずアニールなどによ多処理することに
より、それら薄膜の結晶性を向上さ・奢ることができる
第5IiI#i本発−による第4の実施例を説明する友
めの一部工程断面図である。この実施例では、II!!
1lk)に示すように1第1の実施例と同様のP形でか
つ1014〜10m−−”のキャリア饋度をもつシリコ
ン単結晶基板1上に耐酸化性薄膜として例えばシリコン
窒化膜1oをCVD法にょヤ厚さsOO〜2000X堆
積する。次いで絶縁性薄膜として例えばシリコン酸化膜
11をCVD法により厚さ1〜2 sm @積する。な
お、結晶欠陥を防ぐために、シリコン窒化膜1oとシリ
コン単結晶基板1のあいだに厚さ8oo〜toooXの
シリコン酸化膜を挿入してもよい。また、耐酸化性薄膜
および絶縁性薄膜はCVD法の他にプラズマGつ、スノ
(ツタ法などで形成してもよい。
次に、第5図(b)に示すように、レジストパターン6
を形成し、このレジストバタン6をマスクとしてシリコ
ン酸化膜11を例えば、CF4および水嵩による反応性
イオンエツチングによりエツチングして、レジストパタ
ン・領域にシリコン酸化膜111 を形成し、次いでシ
リコン窒化膜1eをエツチングして上記シリコン酸化膜
111 の下ll!lKシリ;ン窒化膜1・1を形成し
、所定領域1aKシリ置ン早曽晶基1[1〇一部を露出
させる。しかる後、レジメ)/(タン・を除去する(第
す図(e)参IN)。
次に1第1の実施例と同様の工程にてハロゲン元素を會
むシ9wン化食物を原料としたCVD法によ1第all
(尋に示すように、上記ンリ;ン駿化11[Hl の表
面にはシリコン薄Jllt堆積せずにかつ、シリコン単
結晶基板1上の所定領域7a K(Dみ選択的に第1の
シリコン単結晶基板換42 t、その膜厚が上記積層膜
の層厚と概ね等しくなるように、エピタキシャル成長さ
せる。このエピタキシャル成長において社、燐、砒素ま
たはホウ素等を含む化會物をドービンダガスとして添加
することによp上記111C)シリコン単結晶薄膜の導
伝形およびキャリア濃度を決めることができる。そして
、lll1sI@l(・)に示すように、シリコン酸化
膜111を除去してシリ;ン窒化j[101を露出させ
る。このと自、7ツ酸緩債Ilを用いると、第1のシリ
コン単結1薄l[42およびシリコン窒化膜1・1をほ
とんどエツチングすることなぐ、シリコン酸化jlll
l  のみを除去することができる。
次いで、賦化性雰囲気中で900−1100CO熱処理
を行うことにより、第5図(f)に示すように、上記所
定領域1aに形成された第1のシリコン単結晶薄膜42
0主面41bおよび儒1i43aにシリコン酸化jA7
Bを厚さ0.2〜1.(lsmli&形成し、その内部
にシリコン単結晶薄膜421つつみ込む、叙述するよう
にシリコン酸化績160うち、@面43&に形成された
部分が素子間分離の丸めの絶縁体薄願となる。次に、シ
リコン輩化属011を除去して、JIK5図(y)に示
すように上記所定領域7a KM!iした領域ybにシ
リコン単結晶基板1の一部を露出させる。このシリコン
酸化属の除去には例えば140〜180℃根度に加熱し
九りンiI!を用いればよい。
次に、上記jlIlのシリコン単結晶薄膜のエピタキシ
ャル成長と同様に、ハロゲン元素を會むシリ111 コン化金物を原料とするCVD法によn、wts閣(転
)に示すように、上記領域Tb上に第20V9ツン単結
晶薄aSをエピタキシャル成I&させ為、tTh、m1
OV9冨ン早艙晶薄膜のエピタキシャル成*KjiPい
ても、燐、゛砒素壇九はホク素勢の不純物を添加すると
とくよシ、第1のシリコン単結晶薄膜とFi―立に、1
s!のシリコン単結晶薄膜の導伝法および中ヤリア論度
を決めることができる。
am段差を防ぐ丸め、上記第8のシリコン単結晶薄膜口
は、上記シリコン酸化膜71 で!8まれた蕗1のシリ
オン単鐘晶薄膜42と同1度の厚さとする。最後に、上
記シリコン酸化膜T6のうち第1のシリコン単結晶基膜
42の主面43bに形成された部分を除去することKよ
って、第5図0)に示すように、1111のシリコ/単
結晶薄膜420儒面43b に形成したシリコン酸化膜
TTによυM1のシリコン単結晶薄膜42および第2の
シリコン単結晶薄膜Iを絶縁分離することができる。
第6図は本実@による第5の実施例管説−する友めの一
部工1断面図である。この実施例では、$1651(a
)に示すように、第1の実施例と同等のシリコン単結晶
基板1上にパターニングされた厚さ0、I=1.5Ja
mをもつムz −1370からなるレジストパターン−
を施し、このレジストパターン@をマスタとしてエツチ
ングにより所定領域7mにシリコン単結晶基板1の−l
lt露出させる。そして、第6図(b)に示すように、
所定領域Tht會むシリコン単結晶基板1上に、プラズ
マCVD法により例えば圧力10〜500mTorr 
、基板温度富温〜150℃1反応ガスとしてシラ/を、
かつ、不純物ガスとしてAsHs 壕九はIhHst用
いて10”〜10”cm−” $1l(D高不純物11
)&をもつ第1のプラズマCVDシリコン薄膜42b 
を堆積する。次に、第6図(c)K示すように、リフト
オフ法により上記シリコン薄膜42b を、例えばフッ
@:硝I11:酢酸= 1 : 1000 : 100
0 のエツチング液を用いてわずかにエツチングしてレ
ジストパターン6の側面を露出させ、しかゐ後、レジス
トパターン6を例えば硝酸:過酸化水嵩=4:1の除去
液により除去して上記所定領域TaKIIIII[した
領域rbにシリコン単結晶基I[1の一部を露出さぜる
次いで、湿った酸素雰囲気中で750℃の熱酸化を行う
ことにより、嬉@II(d)に示すように、所定領域7
a K形威されたグツズ−V CVDシリコン薄膜42
b の主面43bおよび側面41mとシリコン単結晶基
板1上にシリコン酸化jI[rsを形成する。そして、
jllI6図(・)に示すように、異方性エツチングに
よりシリコン単結晶基板1上のシリコン酸化膜7Iのみ
を除去し、上記シリコン薄膜42b の主面41b お
よび側面43m にはシリコン酸化膜18を残する。次
に、第1の実施例と同様にハロゲン元素を含むシリコン
化合物t?原料とするCVD法により第6図(f)に示
すようにlI2のシリコン琲結晶薄膜−を、シリコン酸
化WET@でl!lまれ友第1のプラズマCVDシリコ
ン薄膜42bと同Stの厚さにエピタキシャル成長させ
る。しかる後、上記シリコン薄膜42b上のシリコン酸
化膜7口を除去することによって、プラズマGつシリコ
ン薄膜42bの側面43m に形成したシリコン酸化膜
7@a Kよシ上記シリコン薄M42bおよび第2のシ
リコン単結晶薄膜8を絶縁分離することができる。fk
お、プツズマCVDシリコン薄膜42b を、窒素また
はアルゴンの不活性雰囲気中で1000〜1200℃の
熱処理またはレーザアニールなどによって処理すること
により、その薄J[C)結晶性を向上させることができ
る。また、この実施例によると、上記し九II3の実施
例と同様にjIlのシリコン単結晶薄膜が高濃度不純物
を含むとき、酸化により形成されるシリコン酸化膜の膜
厚がシリコン単結晶基板と異なるため、耐酸化性薄膜は
不要となる。
第7図は本発明による#I6の実施例を説−するための
一部工程断面図である。この実施例では、第7図(a)
に示すように、jlIlの実施例と角等のシリコン単結
晶i板1上にパターニングされた厚さ0.5−1.5 
μmをもつAz−1370からなるレジストパターン6
を施し、このレジストパターン6をマスクとしてエツチ
ングにより所定領域1aにシリコン単結晶基板1の一部
を露出させる。そして、jlIl図ら)に示すよう□に
、所定領域Taを會むシリコン単結晶基板1上に、プラ
ズマCVD法により嬉5の実施例と同じ条件にて101
s〜10”am″sho不純物一度をもつJIlのプラ
ズマCVDシリ;ン薄lI442 e を堆積するとと
もに、その土にグツズffCVD法により例えば圧力1
G −500mtorr、基板ILWL11温〜150
℃9反応ガスとしてシランおよびアン毫エアを用いてプ
ラズマ窒化膜12を堆積する。次に、ll 71iI(
c>に示すように、リフトオフ法によ〕上記プラズマC
VDの窒化膜12およびシリコン薄膜42c を、伺え
ばフッ駿:硝酸:酢酸=1 : 1000: 1000
 の:t−yfンf液を用いてレジス)/(ターン6の
側面がわずかに露出する8i度にエツチングし、しかる
後、レジストパターン6を例えば硝#l:過酸化水素−
4=1の除去液により除去して上記所定領域Tmに隣接
した領域1bにシリコン単結晶基板1の一部を露出させ
る。
次いで、湿った酸素雰囲気中で900〜1100℃の熱
駿化管行うことにより、第7図(d)に示すように、所
定領域ra”KV虞されたプラズマCVDシリコン薄j
l 42 cの側面43m  および露出したシリコン
単結晶基板1上にシリコン酸化aysを形成する。そし
て、纂7E(e)K示すように、^方性エツチングによ
り上記シリコン単結晶基板1.上のシリコン酸化膜T8
のみt除去し、上記シリコン薄J[42cの側面41a
 Kはシリコン酸化膜79a を残する。次に、Ill
の実施例と同様にハロゲン元木金會むシリ;ン化合物を
原料とすhCVD法によp第7図(f)に示すように、
第2のシリコン単結晶部層8を第1のプラズマCVDシ
リコン4M42(!  と同根度の厚さにエピタキシャ
ル成長させる。しかる後、上記シリコン薄j[42c 
上のプ5X−rCVD illli112 t 140
〜180℃でm熱したリン酸により除去することによっ
て、プラズマCVDシリコン薄IA 42 c  の側
面4Smに形成したシリコン酸化J[11i1& によ
り上記シリコン薄j[42c  および第2のシリコン
単結晶薄膜8を絶縁分離することができる。なお、グツ
ズ1CVDシリコン薄礁42c を、窒素またはアルゴ
ンの不活性雰囲気中で1000〜1200CO熱逃理を
九はレーザアニールなどによってII&通す為ことによ
り、その簿膜の結晶性を向上させることがで自為。
以上説−し友ように本!@嘴によれば、牛導体単艙晶基
板上の所定領域く形成した第1の半導体単結晶薄膜の側
面に形成した絶縁体薄膜により第1および第2の半導体
単結晶薄膜を絶縁分離するため、集積回路素子間の微細
分離が実現で遺る。さらに、@2の半導体単結晶薄膜は
バターニングした第1の半導体単結晶薄膜の側面に形成
した絶縁体薄膜に整合させて形成し得るため、パターン
合せが不要になる。また、第1および#I2の半導体単
結晶薄膜には各々独立に不純物を添加できるため、異種
の導電形をもつ複数の半導体単結晶領域を極めて薄い絶
縁体薄膜により分離できるなど、籍に相補形MO11集
積回路装置の高密度、高集積化をはかるうえですぐれ九
効釆がある。
【図面の簡単な説明】
第1図は従来の方法による素子分離部の一部工程断ww
lA、第211は本発明による製造方法の第1の実施例
を説明するための素子間分離部の一部工−断画図、第3
図乃鳳第7図は夫々本発明による親達方法の他の実施例
を説明するための素子関分離部の一部工程断面図である
。 1・・・・シリコン単結晶基板、4・・・・菖1のシリ
コン単#晶薄−141−―・・バターニングした第1の
シリコン単結晶薄膜の形成部分、42・・・11/Jタ
ーニングしたlIlのシリ;ン単結A11ll[,43
・・・・バターニングし九纂1のシリコン単結晶薄膜の
@面、5・・・・シリコン酸化膜、sl・・・・バター
ニングし九シ替コン窒化膜、611・φ・レジストパタ
/、T+T3Φ・・・第2のシリコン単結晶薄膜の形成
部分、T1・・・吻シリコン酸化膜、12・・番・バタ
ーニングした第1のシリコン単結晶簿膜の側面に形成し
たシリコン酸化膜、8・・・・112(iDシリコン単
結晶薄膜、81・・・・膜厚が減じられた第2のシリコ
ン単結晶薄膜、9・・・・謳3のシリコン窒化膜、91
・・・・積層膜の側面に形成した第2のシリコン窒化膜
、$2@φ@中バターニングした第1のシリコン単結晶
薄膜の側面に拳威し九第2のシリコン窒化膜。 第1図 第2WI ム 第2図 ζ1 第3図 第4図 第5図 第5図 第6図 第6図 第7図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体単結晶基板上の所定領域に形成し九嬉10
    半導体単結晶薄膜および上記所定領域以外の領域の上記
    半導体単結晶基板上に形成し九第2の半導体単結晶薄膜
    が上記第10半導体単結晶薄属の側面に形成された絶縁
    体薄膜により絶縁分離されていることを41像とする半
    導体集積回路装置。
  2. (2)半導体単結晶基板上の所定領域に第10半導体 
     :単結晶薄膜を形成し、少くと4上記菖10半導体単
    結晶薄膜の側面をおおって絶縁体薄膜を形成し上記第1
    の半導体単結晶薄膜が設けられていない半導体単結晶基
    板の主面領域を露出させて、上記露出した半導体単結晶
    基板の主面に選択的に第2の半導体単結晶薄膜を形成す
    る仁とを特徴とする半導体集積回路装置の製造方法。
  3. (3)半導体単結晶基板上の所定領域に1層または2層
    以上の積層膜から成る絶縁膜を形威し、上記絶Iall
    でおおわれていない半導体単結晶基板の主面を少くとも
    含む領域にIllの半導体単結晶薄膜を拳威し、上記絶
    縁属の少くとも一部を除去して第1の半導体単結晶薄膜
    の少くとも側面をおおって―縁体薄lI[t−形成し、
    上記籐lの半導体単結晶基板が設けられていない半導体
    単結晶基板の主面領域t−露出させて、上記露出させた
    半導体単結晶基板の主面に選択的に112の半導体単結
    晶薄膜を形成することを特徴とする半導体集積回路装置
    0Ill造方法。
JP5186182A 1982-03-30 1982-03-30 半導体集積回路装置およびその製造方法 Pending JPS58168258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5186182A JPS58168258A (ja) 1982-03-30 1982-03-30 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5186182A JPS58168258A (ja) 1982-03-30 1982-03-30 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS58168258A true JPS58168258A (ja) 1983-10-04

Family

ID=12898645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5186182A Pending JPS58168258A (ja) 1982-03-30 1982-03-30 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS58168258A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122645A (ja) * 1984-06-26 1986-01-31 Nec Corp 半導体デバイス用基板およびその製造方法
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
US5011787A (en) * 1988-07-13 1991-04-30 Commissariat A L'energie Atomique Production of an integrated memory cell
JP2005150731A (ja) * 2003-11-14 2005-06-09 Internatl Business Mach Corp <Ibm> Cmosウェル構造およびその形成方法
WO2006099354A1 (en) * 2005-03-11 2006-09-21 Vishay-Siliconix Narrow semiconductor trench structure
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US9425043B2 (en) 2005-12-22 2016-08-23 Vishay-Siliconix High mobility power metal-oxide semiconductor field-effect transistors
US10354920B2 (en) 2011-11-22 2019-07-16 Taiwan Semiconductor Manufacturing Company Methods and apparatus for MOS capacitors in replacement gate process

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122645A (ja) * 1984-06-26 1986-01-31 Nec Corp 半導体デバイス用基板およびその製造方法
US5011787A (en) * 1988-07-13 1991-04-30 Commissariat A L'energie Atomique Production of an integrated memory cell
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
JP2005150731A (ja) * 2003-11-14 2005-06-09 Internatl Business Mach Corp <Ibm> Cmosウェル構造およびその形成方法
US9412833B2 (en) 2005-03-11 2016-08-09 Vishay-Siliconix Narrow semiconductor trench structure
WO2006099354A1 (en) * 2005-03-11 2006-09-21 Vishay-Siliconix Narrow semiconductor trench structure
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
US9425043B2 (en) 2005-12-22 2016-08-23 Vishay-Siliconix High mobility power metal-oxide semiconductor field-effect transistors
US9437424B2 (en) 2005-12-22 2016-09-06 Vishay-Siliconix High mobility power metal-oxide semiconductor field-effect transistors
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US9887266B2 (en) 2006-03-21 2018-02-06 Vishay-Siliconix Ultra-low drain-source resistance power MOSFET
US10354920B2 (en) 2011-11-22 2019-07-16 Taiwan Semiconductor Manufacturing Company Methods and apparatus for MOS capacitors in replacement gate process
US10720361B2 (en) 2011-11-22 2020-07-21 Taiwan Semiconductor Manufacturing Company Methods and apparatus for MOS capacitors in replacement gate process

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
JPS58130517A (ja) 単結晶薄膜の製造方法
JP2671833B2 (ja) 半導体装置およびその製造方法
JPS58168258A (ja) 半導体集積回路装置およびその製造方法
JPS61188927A (ja) 化合物半導体装置
JPS617622A (ja) 半導体装置の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JP2000100931A (ja) 半導体装置及びその製造方法
JPH07297151A (ja) 半導体装置の製造方法
JPH02106034A (ja) Soi構造の形成方法
JPS5968949A (ja) 半導体装置の製造方法
JPH0513327A (ja) 単結晶シリコン膜の形成方法
JPH01196811A (ja) 絶縁膜上への単結晶シリコン膜の形成方法
JPH0590174A (ja) Soi基板の製法
JPS6188543A (ja) 半導体装置の製造方法
JPH0669024B2 (ja) 半導体装置の製造方法
JPH049371B2 (ja)
JP3166743B2 (ja) 半導体装置の製造方法
JPS58168260A (ja) 半導体集積回路装置およびその製造方法
JPS61215286A (ja) 半導体膜のパタ−ン形成方法
JPS6120154B2 (ja)
JPH01226796A (ja) インジウムリン基板の処理方法
JPS62219916A (ja) 半導体装置の製造方法
JPS61127118A (ja) 半導体薄膜の形成方法
JPS6219046B2 (ja)