JP2587103B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2587103B2 JP2587103B2 JP4549389A JP4549389A JP2587103B2 JP 2587103 B2 JP2587103 B2 JP 2587103B2 JP 4549389 A JP4549389 A JP 4549389A JP 4549389 A JP4549389 A JP 4549389A JP 2587103 B2 JP2587103 B2 JP 2587103B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- polysilicon pattern
- metal wiring
- substrate
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に係り、特に半導体
基板に形成された拡散層に対するメタル配線の形成方法
に関するものである。
基板に形成された拡散層に対するメタル配線の形成方法
に関するものである。
（従来の技術） 第５図に従来のMOS型半導体装置の断面図を示す。こ
の図において、１はＰ型シリコン基板であり、表面上
は、選択的に形成された厚いフィールド酸化膜２により
アクティブ領域とフィールド領域に分けられる。そし
て、アクティブ領域には、ゲート酸化膜3,ゲート酸化膜
4,ソース・ドレイン拡散層５が形成されてMOS型トラン
ジスタが形成されている。さらに、全表面はBPSGまたは
PSGの中間絶縁膜６で覆われており、この中間絶縁膜６
にはコンタクトホール７が開けられ、そのコンタクトホ
ール７を通してソース・ドレイン拡散層５にはAl−Si系
合金からなるメタル配線８が接続される。ここで、ソー
ス・ドレイン拡散層５のメタル配線８にAl−Si系合金を
用いる理由は、該メタル配線８にSiをその後の熱処理温
度での固溶限以上に含ませることにより、熱処理中での
拡散層５からのSiの吸い上げを抑制し、拡散層５の破壊
を防止するためである。
の図において、１はＰ型シリコン基板であり、表面上
は、選択的に形成された厚いフィールド酸化膜２により
アクティブ領域とフィールド領域に分けられる。そし
て、アクティブ領域には、ゲート酸化膜3,ゲート酸化膜
4,ソース・ドレイン拡散層５が形成されてMOS型トラン
ジスタが形成されている。さらに、全表面はBPSGまたは
PSGの中間絶縁膜６で覆われており、この中間絶縁膜６
にはコンタクトホール７が開けられ、そのコンタクトホ
ール７を通してソース・ドレイン拡散層５にはAl−Si系
合金からなるメタル配線８が接続される。ここで、ソー
ス・ドレイン拡散層５のメタル配線８にAl−Si系合金を
用いる理由は、該メタル配線８にSiをその後の熱処理温
度での固溶限以上に含ませることにより、熱処理中での
拡散層５からのSiの吸い上げを抑制し、拡散層５の破壊
を防止するためである。
上記メタル配線８は、詳細には、前記コンタクトホー
ル７開孔後、Al−Si系合金膜を基板上の全面に堆積さ
せ、そのAl−Si系合金膜をホトリソ・エッチング法でパ
ターニングすることにより形成される。その後、メタル
配線８と拡散層５とのオーミックコンタクトをとるため
の熱処理すなわちシンター工程が行われる。
ル７開孔後、Al−Si系合金膜を基板上の全面に堆積さ
せ、そのAl−Si系合金膜をホトリソ・エッチング法でパ
ターニングすることにより形成される。その後、メタル
配線８と拡散層５とのオーミックコンタクトをとるため
の熱処理すなわちシンター工程が行われる。
（発明が解決しようとする課題） しかるに、そのシンター工程時、およびそれに先立つ
Al−Si系合金膜の堆積時、ならびにメタル配線形成後の
パッシベーション工程時および組立て工程時、いずれも
熱が加わると、前述のように拡散層５のメタル配線８に
Al−Si系合金を用いて固溶限以上のSiが含まれている
と、特開昭61−216322号公報などにも開示されるように
配線中のSiが第５図に符号９を付して示すように拡散層
とのコンタクト部に析出し、コンタクト抵抗の増大・不
良を招く問題点があった。この問題点はコンタクトサイ
ズが小さくなるにつれて著しく、デバイスの信頼性を大
きく劣化させる。
Al−Si系合金膜の堆積時、ならびにメタル配線形成後の
パッシベーション工程時および組立て工程時、いずれも
熱が加わると、前述のように拡散層５のメタル配線８に
Al−Si系合金を用いて固溶限以上のSiが含まれている
と、特開昭61−216322号公報などにも開示されるように
配線中のSiが第５図に符号９を付して示すように拡散層
とのコンタクト部に析出し、コンタクト抵抗の増大・不
良を招く問題点があった。この問題点はコンタクトサイ
ズが小さくなるにつれて著しく、デバイスの信頼性を大
きく劣化させる。
そこで、プロセスの低温化、Al−Si系合金のSi含有量
の低減などが考えられるが、デバイスの微細化に伴えコ
ンタクトサイズの微細化が進むにつれて、これらの対策
だけでは問題解決が困難となっている。
の低減などが考えられるが、デバイスの微細化に伴えコ
ンタクトサイズの微細化が進むにつれて、これらの対策
だけでは問題解決が困難となっている。
この発明は、以上述べたメタル配線（Al−Si系合金）
と拡散層とのコンタクト部におけるSiの析出を軽減し、
コンタクト抵抗の小さい信頼性の高い半導体装置を得る
ことのできる半導体装置の製造方法を提供することを目
的とする。
と拡散層とのコンタクト部におけるSiの析出を軽減し、
コンタクト抵抗の小さい信頼性の高い半導体装置を得る
ことのできる半導体装置の製造方法を提供することを目
的とする。
（課題を解決するための手段） この発明では、半導体基板に拡散層と、フィールド領
域上でポリシリコンパターンを形成した後、全面に絶縁
膜を形成し、その絶縁膜に前記拡散層上とポリシリコン
パターン上でコンタクトホールを開けた後、該コンタク
トホールを通して拡散層とポリシリコンパターンの両方
に接続されるようにしてAl−Si系合金膜を基板上の全面
に堆積させる。また、そのAl−Si系合金膜をパターニン
グすることにより前記拡散層に接続されるメタル配線を
形成するが、このメタル配線は前記ポリシリコンパター
ン部分からは除去した形で形成するか、またはポリシリ
コンパターン部分にも残して該ポリシリコンパターンと
前記拡散層の両方に接続された形で形成する。
域上でポリシリコンパターンを形成した後、全面に絶縁
膜を形成し、その絶縁膜に前記拡散層上とポリシリコン
パターン上でコンタクトホールを開けた後、該コンタク
トホールを通して拡散層とポリシリコンパターンの両方
に接続されるようにしてAl−Si系合金膜を基板上の全面
に堆積させる。また、そのAl−Si系合金膜をパターニン
グすることにより前記拡散層に接続されるメタル配線を
形成するが、このメタル配線は前記ポリシリコンパター
ン部分からは除去した形で形成するか、またはポリシリ
コンパターン部分にも残して該ポリシリコンパターンと
前記拡散層の両方に接続された形で形成する。
（作 用） Al−Si系合金膜の堆積時、該合金中のSiが、コンタク
トホールにおける拡散層とのコンタクト部に析出する
が、フィールド領域上にポリシリコンパターンを形成し
て、該ポリシリコンパターンにもコンタクトホールを通
してAl−Si系合金膜が接続されるようにしておくと、前
記合金中のSiは、拡散層とのコンタクト部とポリシリコ
ンパターンとのコンタクト部に分割されて析出するよう
になり、したがって、拡散層とのコンタクト部における
Si析出は軽減され、低抵抗コンタクトとなる。
トホールにおける拡散層とのコンタクト部に析出する
が、フィールド領域上にポリシリコンパターンを形成し
て、該ポリシリコンパターンにもコンタクトホールを通
してAl−Si系合金膜が接続されるようにしておくと、前
記合金中のSiは、拡散層とのコンタクト部とポリシリコ
ンパターンとのコンタクト部に分割されて析出するよう
になり、したがって、拡散層とのコンタクト部における
Si析出は軽減され、低抵抗コンタクトとなる。
また、前記Siの析出は、前記Al−Si系合金膜をパター
ニングしてメタル配線を形成した後のシンター工程時、
パッシベーション工程時および組立て工程時の各々にお
いても生じるが、メタル配線をポリシリコンパターン部
分にも残して該ポリシリコンパターンと拡散層の両方に
接続されるように形成しておけば、これらの時に生じる
Si析出も拡散層とのコンタクト部とポリシリコンパター
ンとのコンタクト部に分割されるようになり、拡散層と
のコンタクト部におけるSi析出は軽減され、低抵抗コン
タクトとなる。
ニングしてメタル配線を形成した後のシンター工程時、
パッシベーション工程時および組立て工程時の各々にお
いても生じるが、メタル配線をポリシリコンパターン部
分にも残して該ポリシリコンパターンと拡散層の両方に
接続されるように形成しておけば、これらの時に生じる
Si析出も拡散層とのコンタクト部とポリシリコンパター
ンとのコンタクト部に分割されるようになり、拡散層と
のコンタクト部におけるSi析出は軽減され、低抵抗コン
タクトとなる。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
まず第１の実施例について第１図を参照して説明する。
まず第１の実施例について第１図を参照して説明する。
最初に第１図（ａ）に示すように、Ｐ型シリコン（10
0）基板11（比抵抗３〜４Ω・cm）の表面を通常のLOCOS
法で選択的に酸化して選択的に500nm〜800nmの厚いフィ
ールド酸化膜12を形成することにより、基板11上をアク
ティブ領域13とフィールド領域14に分ける。
0）基板11（比抵抗３〜４Ω・cm）の表面を通常のLOCOS
法で選択的に酸化して選択的に500nm〜800nmの厚いフィ
ールド酸化膜12を形成することにより、基板11上をアク
ティブ領域13とフィールド領域14に分ける。
次に、アクティブ領域13の基板11表面に第１図（ｂ）
に示すようにゲート酸化膜15を10nm〜30nm厚に熱酸化に
より形成した後、このゲート酸化膜15とフィールド酸化
膜12上の全面にCVD法によりポリシリコン層16を100nm〜
300nm厚に堆積させる。
に示すようにゲート酸化膜15を10nm〜30nm厚に熱酸化に
より形成した後、このゲート酸化膜15とフィールド酸化
膜12上の全面にCVD法によりポリシリコン層16を100nm〜
300nm厚に堆積させる。
その後、ポリシリコン層16に導電性をもたせるため85
0゜〜900℃でリンを１〜５×1020cm-3程度拡散させた
後、ホトリソ・エッチングでポリシリコン層16をパター
ニングすることにより、残存ポリシリコン層16からなる
ゲート電極17を第１図（ｃ）に示すようにアクティブ領
域13の基板11表面に形成し、かつポリシリコンパターン
18をフィールド領域14（フィールド酸化膜12上）に形成
する。この時、ポリシリコンパターン18は、後述するソ
ース・ドレインの拡散層およびそのメタル配線に対応し
てアクティブ領域13の両側で一対形成される。その後、
ゲート酸化膜15もゲート電極17下以外の不要部分をエッ
チング除去する。
0゜〜900℃でリンを１〜５×1020cm-3程度拡散させた
後、ホトリソ・エッチングでポリシリコン層16をパター
ニングすることにより、残存ポリシリコン層16からなる
ゲート電極17を第１図（ｃ）に示すようにアクティブ領
域13の基板11表面に形成し、かつポリシリコンパターン
18をフィールド領域14（フィールド酸化膜12上）に形成
する。この時、ポリシリコンパターン18は、後述するソ
ース・ドレインの拡散層およびそのメタル配線に対応し
てアクティブ領域13の両側で一対形成される。その後、
ゲート酸化膜15もゲート電極17下以外の不要部分をエッ
チング除去する。
その後、ゲート電極17をマスクとしてAs+を40keV,5×
1015cm-2程度で基板11のアクティブ領域13にイオン注入
し、活性化アニールを900℃で60分程度施すことによ
り、第１図（ｄ）に示すようにソース・ドレイン拡散層
19をアクティブ領域13の基板11内に形成する。
1015cm-2程度で基板11のアクティブ領域13にイオン注入
し、活性化アニールを900℃で60分程度施すことによ
り、第１図（ｄ）に示すようにソース・ドレイン拡散層
19をアクティブ領域13の基板11内に形成する。
その後、BPSG膜500nmとCVD SiO2膜300nmからなる中間
絶縁膜20を第１図（ｅ）に示すように基板11上の全面に
形成し、この中間絶縁膜20にはホトリソ・エッチングに
より前記ソース・ドレイン拡散層19およびポリシリコン
パターン18上でそれぞれコンタクトホール21を形成す
る。
絶縁膜20を第１図（ｅ）に示すように基板11上の全面に
形成し、この中間絶縁膜20にはホトリソ・エッチングに
より前記ソース・ドレイン拡散層19およびポリシリコン
パターン18上でそれぞれコンタクトホール21を形成す
る。
その後、中間絶縁膜20上の全面（基板上の全面）に第
１図（ｆ）に示すようにAl−Si系合金膜（例えばAl−１
％Si膜）22を基板温度約300℃で約1000nm厚に堆積させ
る。この時、Al−Si系合金膜22はコンタクトホール21部
分においては該コンタクトホール21を埋め、ソース・ド
レイン拡散層19およびポリシリコンパターン18に接続さ
れる。また、この時、Al−Si系合金膜22中のSiソース・
ドレイン拡散層19とのコンタクト部に析出するのである
が、この実施例ではフィールド領域14上のポリシリコン
パターン18にもAl−Si系合金膜22が接続されており、こ
のポリシリコンパターン18とのコンタクト部とソース・
ドレイン拡散層19とのコンタクト部に分割されてSiが析
出するので、ソース・ドレイン拡散層19とのコンタクト
部におけるSiの析出が軽減される。したがって、低抵抗
コンタクトを実現できる。
１図（ｆ）に示すようにAl−Si系合金膜（例えばAl−１
％Si膜）22を基板温度約300℃で約1000nm厚に堆積させ
る。この時、Al−Si系合金膜22はコンタクトホール21部
分においては該コンタクトホール21を埋め、ソース・ド
レイン拡散層19およびポリシリコンパターン18に接続さ
れる。また、この時、Al−Si系合金膜22中のSiソース・
ドレイン拡散層19とのコンタクト部に析出するのである
が、この実施例ではフィールド領域14上のポリシリコン
パターン18にもAl−Si系合金膜22が接続されており、こ
のポリシリコンパターン18とのコンタクト部とソース・
ドレイン拡散層19とのコンタクト部に分割されてSiが析
出するので、ソース・ドレイン拡散層19とのコンタクト
部におけるSiの析出が軽減される。したがって、低抵抗
コンタクトを実現できる。
しかる後、Al−Si系合金膜22をホトリソ・エッチング
によってパターニングすることにより、第１図（ｇ）に
示すように、前記コンタクトホール12を通してソース・
ドレイン拡散層19に接続されるメタル配線22aを形成す
る。この時、メタル配線22a（Al−Si系合金膜22）は、
第２図の平面図でも明瞭であるように、ポリシリコンパ
ターン18部分からは除去する。したがって、メタル配線
22aは、ソース・ドレイン拡散層19にのみ接続されて形
成される。
によってパターニングすることにより、第１図（ｇ）に
示すように、前記コンタクトホール12を通してソース・
ドレイン拡散層19に接続されるメタル配線22aを形成す
る。この時、メタル配線22a（Al−Si系合金膜22）は、
第２図の平面図でも明瞭であるように、ポリシリコンパ
ターン18部分からは除去する。したがって、メタル配線
22aは、ソース・ドレイン拡散層19にのみ接続されて形
成される。
しかる後、メタル配線22aとソース・ドレイン拡散層1
9とのオーミックコンタクトをとるための熱処理すなわ
ちシンター工程を実施した後、第１図（ｈ）に示すよう
に全表面にパッシベーション膜23を形成する。ここで、
パッシベーション膜23は、SiN約1000nmとPSG約100nmの
２層構造からなる。
9とのオーミックコンタクトをとるための熱処理すなわ
ちシンター工程を実施した後、第１図（ｈ）に示すよう
に全表面にパッシベーション膜23を形成する。ここで、
パッシベーション膜23は、SiN約1000nmとPSG約100nmの
２層構造からなる。
ソース・ドレイン拡散層19のコンタクト部におけるSi
の析出は、メタル配線22a形成後の前記シンター工程お
よびパッシベーション工程時、ならびに組立て工程にお
いても生じる。これらの時のSiの析出も軽減させて、よ
り低抵抗コンタクトを実現する方法が第３図（工程断面
図）および第４図（平面図）のこの発明の第２の実施例
である。この第２の実施例は、メタル配線（Al−Si系合
金膜）のパターニング形状のみが第１の実施例と異な
る。したがって、このパターニング形状の違いのみを以
下詳述することとして、その他の一連の工程の説明につ
いては、第３図および第４図中に第１図および第２図と
同一符号を付してその説明を省略する。
の析出は、メタル配線22a形成後の前記シンター工程お
よびパッシベーション工程時、ならびに組立て工程にお
いても生じる。これらの時のSiの析出も軽減させて、よ
り低抵抗コンタクトを実現する方法が第３図（工程断面
図）および第４図（平面図）のこの発明の第２の実施例
である。この第２の実施例は、メタル配線（Al−Si系合
金膜）のパターニング形状のみが第１の実施例と異な
る。したがって、このパターニング形状の違いのみを以
下詳述することとして、その他の一連の工程の説明につ
いては、第３図および第４図中に第１図および第２図と
同一符号を付してその説明を省略する。
第３図（ｆ）にて形成されたAl−Si系合金膜22をホト
リソ・エッチング法でパターニングして第３図（ｇ）に
示すようにメタル配線22bを形成するわけであるが、こ
こではAl−Si系合金膜22を第３図（ｇ）および第４図に
示すようにソース・ドレイン拡散層19部分およびポリシ
リコンパターン18部分に連続した形で残すことにより、
メタル配線22bをソース・ドレイン拡散層19およびポリ
シリコンパターン18の両方に接続した形で形成する。
リソ・エッチング法でパターニングして第３図（ｇ）に
示すようにメタル配線22bを形成するわけであるが、こ
こではAl−Si系合金膜22を第３図（ｇ）および第４図に
示すようにソース・ドレイン拡散層19部分およびポリシ
リコンパターン18部分に連続した形で残すことにより、
メタル配線22bをソース・ドレイン拡散層19およびポリ
シリコンパターン18の両方に接続した形で形成する。
このようにすれば、メタル配線22b形成後のシンター
工程、パッシベーション工程および組立て工程時におい
ても、Siの析出は、ソース・ドレイン拡散層19とのコン
タクト部とポリシリコンパターン18とのコンタクト部に
分割して生じることとなり、したがって、これらの時に
おけるソース・ドレイン拡散層19のコンタクト部におけ
るSiの析出も軽減されるようになる。
工程、パッシベーション工程および組立て工程時におい
ても、Siの析出は、ソース・ドレイン拡散層19とのコン
タクト部とポリシリコンパターン18とのコンタクト部に
分割して生じることとなり、したがって、これらの時に
おけるソース・ドレイン拡散層19のコンタクト部におけ
るSiの析出も軽減されるようになる。
なお、以上の実施例においてポリシリコンパターン18
の面積を拡大させて、該ポリシリコンパターン18とAl−
Si系合金膜22,メタル配線22a,22bとのコンタクト面積を
増大させれば、無制限的にソース・ドレイン拡散層19の
コンタクト部におけるSiの析出を軽減することができ
る。
の面積を拡大させて、該ポリシリコンパターン18とAl−
Si系合金膜22,メタル配線22a,22bとのコンタクト面積を
増大させれば、無制限的にソース・ドレイン拡散層19の
コンタクト部におけるSiの析出を軽減することができ
る。
また、上記実施例は、MOS型トランジスタのソース・
ドレインのメタル配線にこの発明を適用した場合である
が、他の素子の同様の拡散層のメタル配線に対しても同
様にこの発明を適用して、拡散層のコンタクト部におけ
るSiの析出を軽減できる。
ドレインのメタル配線にこの発明を適用した場合である
が、他の素子の同様の拡散層のメタル配線に対しても同
様にこの発明を適用して、拡散層のコンタクト部におけ
るSiの析出を軽減できる。
（発明の効果） 以上詳述したように、この発明によれば、フィールド
領域上に形成したポリシリコンパターンにも接続してAl
−Si系合金膜を堆積させるようにしたので、該Al−Si系
合金膜堆積時における拡散層とのコンタクト部における
Siの析出を軽減でき、低抵抗コンタクトを実現し得、信
頼性の高い半導体装置を得ることができる。また、この
Al−Si系合金膜をパターニングして得られるメタル配線
も拡散層とともに前記ポリシリコンパターンに接続して
形成すれば、メタル配線形成後のシンター工程、パッシ
ベーション工程および組立て工程における同様のSiの析
出を軽減でき、より低抵抗コンタクトを実現でき、より
信頼性の高い半導体装置を得ることができる。また、フ
ィールド領域上のポリシリコンパターンは、例えばMOS
型トランジスタのゲート電極形成工程を利用して同時に
形成可能であり、したがつて、フィールド領域上にSi析
出軽減用のポリシリコンパターンを形成するようにして
も、工程は従来と変わらず、複雑になることはない。
領域上に形成したポリシリコンパターンにも接続してAl
−Si系合金膜を堆積させるようにしたので、該Al−Si系
合金膜堆積時における拡散層とのコンタクト部における
Siの析出を軽減でき、低抵抗コンタクトを実現し得、信
頼性の高い半導体装置を得ることができる。また、この
Al−Si系合金膜をパターニングして得られるメタル配線
も拡散層とともに前記ポリシリコンパターンに接続して
形成すれば、メタル配線形成後のシンター工程、パッシ
ベーション工程および組立て工程における同様のSiの析
出を軽減でき、より低抵抗コンタクトを実現でき、より
信頼性の高い半導体装置を得ることができる。また、フ
ィールド領域上のポリシリコンパターンは、例えばMOS
型トランジスタのゲート電極形成工程を利用して同時に
形成可能であり、したがつて、フィールド領域上にSi析
出軽減用のポリシリコンパターンを形成するようにして
も、工程は従来と変わらず、複雑になることはない。
第１図はこの発明の半導体装置の製造方法の第１の実施
例を示す工程断面図、第２図は上記第１の実施例により
製造された装置の平面図、第３図はこの発明の第２の実
施例を示す工程断面図、第４図は上記第２の実施例によ
る装置の平面図、第５図は従来のMOS型半導体装置の断
面図である。 11……Ｐ型シリコン（100）基板、13……アクティブ領
域、14……フィールド領域、18……ポリシリコンパター
ン、19……ソース・ドレイン拡散層、20……中間絶縁
膜、21……コンタクトホール、22……Al−Si系合金膜、
22a,22b……メタル配線。
例を示す工程断面図、第２図は上記第１の実施例により
製造された装置の平面図、第３図はこの発明の第２の実
施例を示す工程断面図、第４図は上記第２の実施例によ
る装置の平面図、第５図は従来のMOS型半導体装置の断
面図である。 11……Ｐ型シリコン（100）基板、13……アクティブ領
域、14……フィールド領域、18……ポリシリコンパター
ン、19……ソース・ドレイン拡散層、20……中間絶縁
膜、21……コンタクトホール、22……Al−Si系合金膜、
22a,22b……メタル配線。
Claims (2)
- 【請求項１】半導体基板上をアクティブ領域とフィール
ド領域に分離した後、フィールド領域上にはポリシリコ
ンパターンを、アクティブ領域の基板内には拡散層を形
成する工程と、 その後、基板上の全面を絶縁膜で覆った後、この絶縁膜
に前記拡散層およびポリシリコンパターン上でコンタク
トホールを形成する工程と、 そのコンタクトホールを通して前記拡散層とポリシリコ
ンパターンの両方に接続されるようにして基板上の全面
にAl−Si系合金膜を堆積させる工程と、 そのAl−Si系合金膜をパターニングすることにより、前
記ポリシリコンパターン部分からは除去した形で前記拡
散層に接続されるメタル配線を形成する工程とを具備し
てなる半導体装置の製造方法。 - 【請求項２】半導体基板上をアクティブ領域とフィール
ド領域に分離した後、フィールド領域上にはポリシリコ
ンパターンを、アクティブ領域の基板内には拡散層を形
成する工程と、 その後、基板上の全面を絶縁膜で覆った後、この絶縁膜
に前記拡散層およびポリシリコンパターン上でのコンタ
クトホールを形成する工程と、 そのコンタクトホールを通して前記拡散層とポリシリコ
ンパターンの両方に接続されるようにして基板上の全面
にAl−Si系合金膜を堆積させる工程と、 そのAl−Si系合金膜をパターニングすることにより、前
記ポリシリコンパターンにも接続された形で前記拡散層
に接続されるメタル配線を形成する工程とを具備してな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4549389A JP2587103B2 (ja) | 1988-06-06 | 1989-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13737588 | 1988-06-06 | ||
| JP63-137375 | 1988-06-06 | ||
| JP4549389A JP2587103B2 (ja) | 1988-06-06 | 1989-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277121A JPH0277121A (ja) | 1990-03-16 |
| JP2587103B2 true JP2587103B2 (ja) | 1997-03-05 |
Family
ID=26385498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4549389A Expired - Fee Related JP2587103B2 (ja) | 1988-06-06 | 1989-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587103B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429985A (en) * | 1994-01-18 | 1995-07-04 | Midwest Research Institute | Fabrication of optically reflecting ohmic contacts for semiconductor devices |
| US5897331A (en) * | 1996-11-08 | 1999-04-27 | Midwest Research Institute | High efficiency low cost thin film silicon solar cell design and method for making |
-
1989
- 1989-02-28 JP JP4549389A patent/JP2587103B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277121A (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US4728627A (en) | Method of making multilayered interconnects using hillock studs formed by sintering | |
| JP3252795B2 (ja) | 半導体装置の製造方法 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPH0142147B2 (ja) | ||
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2753849B2 (ja) | 半導体装置 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPH065543A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH05211131A (ja) | 半導体装置 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH0542139B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |