JP2006237394A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006237394A
JP2006237394A JP2005051687A JP2005051687A JP2006237394A JP 2006237394 A JP2006237394 A JP 2006237394A JP 2005051687 A JP2005051687 A JP 2005051687A JP 2005051687 A JP2005051687 A JP 2005051687A JP 2006237394 A JP2006237394 A JP 2006237394A
Authority
JP
Japan
Prior art keywords
metal
layer
metal layer
polycrystalline
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005051687A
Other languages
English (en)
Other versions
JP4814533B2 (ja
Inventor
Yuji Okamura
裕司 岡村
Takashi Nakamura
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005051687A priority Critical patent/JP4814533B2/ja
Publication of JP2006237394A publication Critical patent/JP2006237394A/ja
Application granted granted Critical
Publication of JP4814533B2 publication Critical patent/JP4814533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

【課題】ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善する。
【解決手段】ショットキダイオードは、半導体基板１０と、この半導体基板１０にショットキ接触するショットキ金属層１５と、ショットキ金属層１５上に形成されたボンディングメタル層１６とを含む。ショットキ金属層１５は、金属窒化物層３２ｂを含む金属窒化物含有多結晶金属層３２からなるバリア層と、これに積層された金属層３１とを有している。
【選択図】 図２

Description

この発明は、半導体基板にショットキ接触するショットキ金属層を有するショットキダイオードやショットキＦＥＴ（電界効果型トランジスタ）などの半導体装置およびその製造方法に関する。
従来から、半導体基板の表面にＮｉやＴｉからなるショットキ金属層を形成し、このショットキ金属層上にＡｌ等のボンディングメタル層を形成した構成のショットキダイオードが知られている。ボンディングメタル層の形成後には、シンター（たとえば、４００℃、１０分間の熱処理）が行われる。
特開２００２−２６１２９５号公報
ショットキ金属層は、一般に、アルゴンを用いたスパッタリングによって半導体基板上にショットキ金属を堆積させて形成される。
しかし、金属層をスパッタリングによって成膜すると、大抵の場合、その金属層は、繊維状粒または柱状粒のような柱状に成長した柱状金属結晶からなる多結晶構造を有することになる。そのため、シンター時に、ショットキ金属層上に形成されたボンディングメタル層の材料が、ショットキ金属層を構成する結晶粒界に沿って半導体基板表面にまで拡散して到達し、ショットキ界面（ショットキ金属層と半導体基板との界面）を劣化させるという問題があった。これにより、ショットキダイオード等のショットキデバイスの特性の劣化につながっていた。
そこで、この発明の目的は、ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体基板（１０）と、この半導体基板にショットキ接触するショットキ金属層（１５）と、このショットキ金属層に積層されたボンディングメタル層（１６）とを含み、前記ショットキ金属層は、金属層（３１）と、金属窒化物層（３２ｂ）または金属酸化物層を含むバリア層（３２）とを積層した積層構造を有していることを特徴とする半導体装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、ショットキ金属層は、半導体基板との間にショットキ界面を形成する。そして、ショットキ金属層は、金属窒化物層または金属酸化物層を含むバリア層を有しており、このバリア層によって、ボンディングメタル層の材料の拡散が抑制または防止される。すなわち、ボンディングメタル層の材料がショットキ界面にまで拡散することを抑制または防止できる。よって、ショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる。
バリア層は、ボンディングメタル層とショットキ界面との間のいずれかの位置に配置されていればよく、金属層上にバリア層を積層した構造、およびバリア層上に金属層を積層した構造のいずれであってもよい。
請求項２記載の発明は、前記金属窒化物層は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる金属群から選択した１つ以上の金属Ｍ（合金を含む）の窒化物Ｍx1Ｎy1（ｘ１＞０，ｙ１＞０）を含む層であり、前記金属酸化物層は、前記金属群から選択した１つ以上の金属Ｍ（合金を含む）の酸化物Ｍx2Ｏy2（ｘ２＞０，ｙ２＞０）を含む層であることを特徴とする。
この構成により、半導体基板との間に良好なショットキ界面を形成するとともに、良好な導電性を有するショットキ金属層とすることができる。
また、前記金属窒化物層または金属酸化物層は、シンター処理時の温度（たとえば４００℃）よりも高い（より好ましくは、ボンディングメタル層の構成金属が半導体基板に拡散し始める温度よりも高い）融点を有する高融点金属の窒化物または酸化物からなることが好ましい。ボンディングメタル層がＡｌで構成される場合に、前記金属群の構成金属は、このような条件を満たす高融点金属である。
前記金属層の構成金属もまた、前記のような高融点金属で構成されることが好ましい。
請求項３に記載されているように、前記金属窒化物層は前記金属層の構成金属の窒化物を含む層であってもよく、また、前記金属酸化物層は前記金属層の構成金属の酸化物を含む層であってもよい。
ただし、金属窒化物層は前記金属層の構成金属以外の金属の窒化物を含む層であってもよく、また、前記金属酸化物層は前記金属層の構成金属以外の金属の酸化物を含む層であっても差し支えない。
請求項４記載の発明は、前記バリア層は、金属結晶粒で構成された多結晶金属層（３２ａ）と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層（３２ｂ）とを含む金属窒化物含有多結晶金属層、または金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層を含むことを特徴とする。
この構成によれば、多結晶金属層の表面に当該金属の窒化物または酸化物が形成されており、また、当該多結晶金属層を形成する金属結晶粒界が当該金属の窒化物または酸化物で埋められている。これにより、バリア層は緻密な膜構造を有するので、ボンディングメタル層がショットキ界面にまで拡散して到達することを抑制または防止できる。
バリア層は、金属窒化物含有多結晶金属層と金属酸化物含有多結晶金属層との両方を含んでいてもよいし、金属窒化物および金属酸化物の両方が表面および粒界に形成された多結晶金属層を含む構成とすることもできる。
前記多結晶金属層を構成する金属は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる群から選択した１つ以上の金属（単体または合金）であってもよい。
請求項５記載の発明は、前記多結晶金属層は、柱状成長した金属結晶粒で構成されていることを特徴とする。
たとえば、スパッタリングによって半導体基板上に金属層を堆積させると、この金属層は、柱状の結晶粒で構成された多結晶金属層となる。このような場合に、その表面および粒界に当該金属の窒化物層または酸化物層を形成しておくことにより、緻密な膜構造のバリア層を形成することができ、ボンディングメタル層の材料がショットキ界面にまで拡散して到達することを効果的に抑制または防止できる。
請求項６記載の発明は、半導体基板（１０）の表面に接触するショットキ金属層（１５）を形成する工程と、このショットキ金属層上にボンディングメタル層（１６）を堆積する工程とを含み、前記ショットキ金属層を形成する工程は、金属層（３１）と、金属窒化物層（３２ｂ）または金属酸化物層を含むバリア層とを積層した積層構造膜を形成する工程を含むことを特徴とする半導体装置の製造方法である。
この方法により、ボンディングメタル層の材料の拡散が、ショットキ金属層に含まれる金属窒化物層または金属酸化物層によって抑制または防止されるので、ショットキ界面の劣化を抑制し、デバイス特性を改善できる。
請求項７記載の発明は、前記バリア層を形成する工程は、多結晶構造を有する多結晶金属層（３２ａ）を前記半導体基板上に堆積する工程と、前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層（３２ｂ）または金属酸化物層とを含む金属窒化物含有多結晶金属層（３２）または金属酸化物含有多結晶金属層を形成する工程とを含むことを特徴とする。
この方法では、たとえばスパッタリングによって半導体基板上に多結晶構造の金属層が形成され、その表面が当該金属の窒化物層または酸化物層で覆われ、かつ、結晶粒界は当該金属の窒化物層または酸化物層で埋められる。これにより、緻密なバリア層を形成することができるから、多結晶金属層を形成する金属結晶粒界に沿ってボンディングメタル層の材料がショットキ界面にまで到達することを抑制または防止でき、デバイス特性を改善できる。
請求項８記載の発明は、前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われることを特徴とする。
この方法では、窒素または酸素を含む雰囲気中でのスパッタリングによって多結晶金属層を形成することによって、多結晶金属層の堆積と並行して、金属結晶の表面および粒界に前記のような金属窒化物層または金属酸化物層を形成することができる。これにより、半導体基板上にショットキ金属層を形成する基本工程に若干の改良を施すことにより、金属窒化物層または金属酸化物層を含むショットキ金属層を形成することができ、コストの増加を最小限に抑制しつつ、デバイス特性を改善することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。ショットキダイオード１は、たとえばＣｕ（銅）からなるフレーム２にカソード側がダイボンディングされるとともにアノード側が同じくＣｕなどからなるフレーム３にボンディングワイヤ（たとえばＡｌ（アルミニウム）からなるもの）４を介して接続され、これら全体の構成が、図示しない封止樹脂によって封止されて用いられる。
ショットキダイオード１は、たとえばＮ+型のＳｉＣ（炭化シリコン）基板１１上にＮ-型ＳｉＣエピタキシャル層１２を成長させて構成したＳｉＣ半導体基板１０を備えている。このＳｉＣ半導体基板１０の表面（ＳｉＣエピタキシャル層１２の表面）に、ショットキ金属層１５が接触しており、このショットキ金属層１５上にボンディングメタル層１６が積層されている。このボンディングメタル層１６にボンディングワイヤ４が接合されている。
ショットキ金属層１５の接触領域外のＳｉＣエピタキシャル層１２の表面は、酸化膜（たとえばＳｉＯ2膜（酸化シリコン膜））１７によって被覆されている。ＳｉＣエピタキシャル層１２の表面において、ショットキ金属層１５の縁部に対応する領域には、Ｐ型不純物を導入して形成したガードリング１８が形成されている。このガードリング１８によって取り囲まれた領域において、ＳｉＣエピタキシャル層１２とショットキ金属層１５との接触界面は、ショットキ界面１４を形成している。ガードリング１８は、ショットキダイオード１に逆バイアスが印加されたときの空乏層の延びを制御し、耐圧の向上に寄与する。
一方、ＳｉＣ半導体基板１０の裏面（ＳｉＣ基板１１の裏面）には、ＳｉＣ基板１１にオーミック接触するオーミック金属層１９が被着形成されている。さらに、このオーミック金属層１９の表面には、裏メタル層２０が被着形成されている。
オーミック金属層１９は、たとえばＮｉ（ニッケル）層で構成され、熱処理によってその界面がＳｉＣ基板１１の材料とともに合金化されている。この場合に、裏メタル層２０は、たとえばオーミック金属層１９側から順に、Ｔｉ（チタン）層２１、Ｎｉ層２２およびＡｇ（銀）層２３を積層した積層金属膜からなっていてもよい。Ａｇ層２３は、ショットキダイオード１をフレーム２上に半田５を用いてダイボンディングするときの密着性を改善するための金属層である。Ｎｉ層２２は、Ａｇ層２３と半田５とが共晶するときのバリア層として機能する。Ｔｉ層２１は、接着層であって、合金化されたオーミック金属層１９とＮｉ層２２との接着を担っている。
ショットキ金属層１５は、この実施形態では、たとえば、Ｍｏ（モリブデン）金属とＭｏ金属の窒化物（ＭｏxＮyｘ＞０，ｙ＞０）とを含み、ＳｉＣエピタキシャル層１２にショットキ接触して、ショットキ界面１４を形成するとともに、良好な導電性を有する。ボンディングメタル層１６は、ボンディングワイヤ４とショットキ金属層１５との接合を担う層であり、たとえばＡｌによって構成されている。
図２は、ショットキ金属層１５の詳しい構成を説明するための図解図である。ショットキ金属層１５は、この実施形態では、たとえばＭｏ金属からなる金属層３１（たとえば、層厚３０００Å）と、この金属層３１に積層したバリア層としての金属窒化物含有多結晶金属層３２（たとえば、層厚３０００Å）との積層構造膜で構成されている。金属窒化物含有多結晶金属層３２は、金属層３１の構成金属の窒化物層３２ｂを含むものである。この実施形態では、金属層３１が、ＳｉＣエピタキシャル層１２に接していて、この金属層３１に対してＳｉＣエピタキシャル層１２とは反対側に金属窒化物含有多結晶金属層３２が配置されている。ただし、金属層３１および金属窒化物含有多結晶金属層３２の積層順序は逆であってもよく、金属窒化物含有多結晶金属層３２をＳｉＣエピタキシャル層１２に接するように配置し、金属層３１をボンディングメタル層１６側に配置して、これらを積層してもよい。
金属層３１は、たとえば、スパッタリングによってＳｉＣ半導体基板１０上に堆積させられて形成される。このとき、金属層３１の構成金属は、ＳｉＣ半導体基板１０の表面に対してほぼ直交する方向またはほぼ平行な方向に沿う柱状の結晶粒として成長する。そのため、金属層３１は、いわば多結晶構造を有することになる。
金属窒化物含有多結晶金属層３２は、たとえば、金属層３１の形成に引き続き、この金属層３１の構成金属と同じ金属（たとえばＭｏ金属）のスパッタリングを窒素を含む雰囲気中で実行することによって形成される。このとき、やはり柱状の金属結晶粒が成長するが、この金属結晶粒の表面に当該金属の窒化物層３２ｂが形成されていく。その結果、金属窒化物含有多結晶金属層３２は、多結晶金属層３２ａと、この多結晶金属層３２ａの表面を覆うとともにその粒界を埋め込む金属窒化物層３２ｂとを含む緻密な膜を形成することになる。
ショットキ金属層１５上にボンディングメタル層１６（たとえば、層厚４μｍ）が積層され、その後にシンター（熱処理）が行われるとき、緻密な膜として形成された金属窒化物含有多結晶金属層３２は、ボンディングメタル層１６の構成材料（たとえばＡｌ）が、ＳｉＣ半導体基板１０の表面のショットキ界面１４へと拡散して到達することを防ぐバリア層として機能することになる。こうして、ショットキ界面１４の劣化が防がれるので、ショットキダイオード１は、ほぼ設計通りの良好な特性を有することができる。
図３(a)〜(h)は、ショットキダイオード１の製造工程を順に示す図解図である。ＳｉＣ半導体基板１０の表面を熱酸化して犠牲酸化膜（図示せず）を形成し、さらに、ガードリング１８の形状に対応した開口を有するレジスト４０が形成される。そして、このレジスト４０をマスクとして、ガードリング１８の領域にＰ型の不純物イオン（ホウ素イオン）が注入される（図３(a)）。
次に、犠牲酸化膜を除去し、その後、たとえばプラズマＣＶＤ（化学的気相成長法）によって、表面保護膜としての酸化膜１７が形成される（図３(b)）。
次いで、たとえばスパッタリングによってＮｉからなるオーミック金属層１９がＳｉＣ半導体基板１０の裏面に堆積させられ、次いで、熱処理（たとえば１０００℃、２分）を施すことにより、オーミック金属層１９が合金化されて、ニッケルシリサイドとなる（図３(c)）。
この状態から、酸化膜１７にコンタクトホール１７ａが形成される。このコンタクトホール１７ａは、ガードリング１８によって囲まれた領域においてＳｉＣエピタキシャル層１２の表面を露出させる（図３(d)）。
次に、たとえばＭｏ金属をターゲットとして用いたスパッタリングによって、ショットキ金属層１５が、コンタクトホール１７ａを含む領域に堆積させられる（図３(e)）。このショットキ金属層１５の形成工程では、ＳｉＣ半導体基板１０を配置した処理チャンバ内の雰囲気は、当初はＡｒ（アルゴン）ガス１００％の雰囲気とされるが、所定時間経過後に当該処理チャンバにＮ2（窒素）ガスが導入されてＡｒガスおよびＮ2ガスの混合ガス雰囲気（たとえば、Ａｒガス５０％、Ｎ2ガス５０％）とされる。これによって、図２に示すような金属層３１および金属窒化物含有多結晶金属層３２の積層構造を有するショットキ金属層１５が形成されることになる。
その後は、窒素ガスの導入を停止し、処理チャンバ内をＡｒガス雰囲気（Ａｒガス１００％）としたうえで、スパッタリングのターゲットをＭｏ金属からＡｌ金属に変更することにより、ショットキ金属層１５に積層されるボンディングメタル層１６が形成されることになる（図３(f)）。すなわち、連続スパッタリングにより、ショットキ金属層１５およびボンディングメタル層１６が同一処理チャンバ内で形成される。
その後は、ＳｉＣ半導体基板１０を処理チャンバから取り出し、モリブデンエッチング液（硝酸および燐酸の混合液）によって、ショットキ金属層１５およびボンディングメタル層１６が一括してパターニングされる。この状態が、図３(g)に示されている。
その後は、ＳｉＣ半導体基板１０を処理チャンバ内に配置し、ターゲットをＴｉ、ＮｉおよびＡｇに順に切り換えながら連続スパッタリングを行うことで、ＳｉＣ半導体基板１０の裏面側のオーミック金属層１９上にＴｉ層２１、Ｎｉ層２２およびＡｇ層２３の積層構造膜からなる裏メタル層２０が形成される。この状態が、図３(h)に示されている。
その後は、でき上がったショットキダイオード１に対してシンター処理（たとえば４００℃、１０秒の熱処理）が施される。これにより、裏メタル層２０を構成する各層間の密着性が向上され、さらに、多結晶構造の金属層３１の金属結晶粒同士の密着性が向上される。それとともに、半田５によりフレーム２上にダイボンディングする際にショットキダイオード１が受ける熱による不具合を未然に防止することができる。
このシンター処理時において、ショットキ金属層１５を構成している金属窒化物含有多結晶金属層３２は、Ａｌからなるボンディングメタル層１６の拡散を防ぎ、その構成金属がショットキ界面１４に到達することを防ぐ。
以上のように、この実施形態によれば、ショットキ金属層１５には金属窒化物含有多結晶金属層３２が備えられており、この金属窒化物含有多結晶金属層３２の働きによって、ボンディングメタル層１６の構成金属がショットキ界面１４に到達することを抑制または防止することができる。その結果、ショットキ界面の劣化を効果的に抑制または防止でき、ショットキダイオード１のデバイス特性を従来のデバイス特性に比較して著しく改善することができる。
図４(a)および(b)は、ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図であり、素子温度を２５℃、５０℃、７５℃、１００℃、１２５℃および１５０℃としたときのそれぞれの測定結果が示されている。図４(a)は、ショットキ金属層を金属層（Ｍｏ層）のみで構成した従来技術に係るショットキダイオードの特性を示し、図４(b)は、ショットキ金属層１５を金属層３１（Ｍｏ層）および金属窒化物含有多結晶金属層３２（ＭｏxＮy層）で構成した上記の実施形態のショットキダイオード１の特性を示している。
図４(a)および(b)の比較により、この実施形態に係るショットキダイオード１により、逆方向漏れ電流が著しく低減され、逆方向耐圧の向上が達成されていることが理解される。それとともに、この実施形態の構成を採用することによって、逆方向漏れ電流の温度依存性がほぼ解消されており、高温環境下でも使用に堪える良好な特性を実現できることが理解される。
以上、この発明の一実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、ショットキ金属層１５を、バリア層によって金属層（窒化物または酸化物を実質的に含まない層）をサンドイッチした３層構造としてもよく、また、逆に、バリア層を金属層（同じく、窒化物または酸化物を実質的に含まない層）によってサンドイッチした３層構造としてもよい。
また、上記の実施形態では、Ｍｏ金属を用いてショットキ金属層１５を形成する例について説明したが、ショットキ金属層１５に適用可能な金属としては、Ｍｏ、Ｗ（タングステン）、Ｔｉ、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｃｒ（クロム）、Ｎｉ、Ｆｅ（鉄）、Ｎｂ（ニオブ）およびＴａ（タンタル）から選択した１種、またはこれらの２種以上を含む合金を例示することができる。いずれの金属の場合も、スパッタリングによってＳｉＣ半導体基板上に堆積させると、ＳｉＣ半導体基板上に多結晶構造の金属層が成長することになる。そして、ショットキ金属層１５を、それらの金属の窒化物層を含む構成とすることにより、ボンディングメタル層１６の構成材料によるショットキ界面１４の劣化を抑制または防止できる。
また、バリア層は、金属層３１の構成金属の窒化物を含む構成とする必要はなく、金属層３１の構成金属以外の金属の窒化物層を含むバリア層を適用することも可能である。
また、上記の実施形態では、スパッタリングによって金属層を形成する際の雰囲気にＮ2ガスを導入するようにしているが、他にもＮＨ3ガス（アンモニアガス）を導入することによっても、同様な金属窒化物含有多結晶金属層を形成することができる。また、たとえば、金属層をスパッタリングによって形成した後に、この金属層が形成されたＳｉＣ半導体基板１０をアンモニア雰囲気中に置くとともに、併せて熱処理（たとえば６００〜８００℃）を行うことによって、多結晶構造の金属層の表面および粒界に当該金属の窒化物層を形成することにより、金属窒化物含有多結晶金属層を形成してもよい。
また、上記の実施形態では、バリア層が金属窒化物層を含む構成としているが、金属窒化物層の代わりに、または金属窒化物層と共に金属酸化物層を含むバリア金属層を金属層３１に積層形成するようにしてもよい。具体的には、スパッタリングによってショットキ金属層を形成するときに、処理チャンバ内にＮ2ガスの代わりにＯ2（酸素）ガスを導入したり、Ｎ2ガスとともにＯ2ガスを導入したりすればよい。この場合でも、多結晶金属層の表面および粒界に多結晶金属層の構成金属の窒化物層および／または酸化物層を形成することができ、ボンディングメタル層１６の構成材料がショットキ界面１４上に到達することを抑制または防止することができる。
さらにまた、上記の実施形態ではショットキダイオードを例にとったが、他にも、ショットキＦＥＴなどのように、ショットキ金属層を有する装置にこの発明を同様に適用することができる。また、半導体基板は、ＳｉＣに限らず、Ｓｉ（シリコン）や化合物半導体などの他の半導体材料の基板であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。 前記ショットキダイオードのショットキ金属層の詳しい構成を説明するための図解図である。 前記ショットキダイオードの製造工程を順に示す図解図である。 ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図である。
符号の説明
１ ショットキダイオード
２ フレーム
３ フレーム
４ ボンディングワイヤ
５ 半田
１０ ＳｉＣ半導体基板
１１ ＳｉＣ基板
１２ ＳｉＣエピタキシャル層
１４ ショットキ界面
１５ ショットキ金属層
１６ ボンディングメタル層
１７ 酸化膜
１７ａ コンタクトホール
１８ ガードリング
１９ オーミック金属層
２０ 裏メタル層
２１ Ｔｉ層
２２ Ｎｉ層
２３ Ａｇ層
３１ 金属層
３２ 金属窒化物含有多結晶金属層
３２ａ 多結晶金属層
３２ｂ 金属窒化物層
４０ レジスト

Claims (8)

  1. 半導体基板と、
    この半導体基板にショットキ接触するショットキ金属層と、
    このショットキ金属層に積層されたボンディングメタル層とを含み、
    前記ショットキ金属層は、金属層と、金属窒化物層または金属酸化物層を含むバリア層とを積層した積層構造を有していることを特徴とする半導体装置。
  2. 前記金属窒化物層は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる金属群から選択した１つ以上の金属の窒化物を含む層であり、前記金属酸化物層は、前記金属群から選択した１つ以上の金属の酸化物を含む層であることを特徴とする請求項１記載の半導体装置。
  3. 前記金属窒化物層は前記金属層の構成金属の窒化物を含む層であり、前記金属酸化物層は前記金属層の構成金属の酸化物を含む層であることを特徴とする請求項１記載の半導体装置。
  4. 前記バリア層は、
    金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層とを含む金属窒化物含有多結晶金属層、または
    金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層
    を含むことを特徴とする請求項１記載の半導体装置。
  5. 前記多結晶金属層は、柱状成長した金属結晶粒で構成されていることを特徴とする請求項４記載の半導体装置。
  6. 半導体基板に接触するショットキ金属層を形成する工程と、
    このショットキ金属層上にボンディングメタル層を堆積する工程とを含み、
    前記ショットキ金属層を形成する工程は、
    金属層と、金属窒化物層または金属酸化物層を含むバリア層とを積層した積層構造膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 前記バリア層を形成する工程は、
    多結晶構造を有する多結晶金属層を前記半導体基板上に堆積する工程と、
    前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層または金属酸化物層とを含む金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程とを含むことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、
    窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われることを特徴とする請求項７記載の半導体装置の製造方法。
JP2005051687A 2005-02-25 2005-02-25 半導体装置およびその製造方法 Active JP4814533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005051687A JP4814533B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005051687A JP4814533B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011103810A Division JP5419922B2 (ja) 2011-05-06 2011-05-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006237394A true JP2006237394A (ja) 2006-09-07
JP4814533B2 JP4814533B2 (ja) 2011-11-16

Family

ID=37044697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051687A Active JP4814533B2 (ja) 2005-02-25 2005-02-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4814533B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103436A (ja) * 2006-10-18 2008-05-01 Rohm Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010068008A (ja) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010225877A (ja) * 2009-03-24 2010-10-07 Denso Corp ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
WO2010128571A1 (ja) * 2009-05-08 2010-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2011176015A (ja) * 2010-02-23 2011-09-08 Denso Corp ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2014027296A (ja) * 2013-10-02 2014-02-06 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2016502763A (ja) * 2012-11-27 2016-01-28 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキーダイオード及びショットキーダイオードの製造方法
JP2017168685A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2017175117A (ja) * 2016-02-02 2017-09-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 電力用半導体素子の負荷端子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492176A (en) * 1977-12-27 1979-07-21 Ibm Thin film structure
JPH04206741A (ja) * 1990-11-30 1992-07-28 Toshiba Corp ショットキ接合の形成方法
JPH05198577A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP2000150418A (ja) * 1999-10-29 2000-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000174293A (ja) * 1998-12-03 2000-06-23 Global Alliance Kk ショットキーバリア半導体装置及びその製造方法
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系ｉｉｉ―ｖ族化合物半導体装置の電極構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492176A (en) * 1977-12-27 1979-07-21 Ibm Thin film structure
JPH04206741A (ja) * 1990-11-30 1992-07-28 Toshiba Corp ショットキ接合の形成方法
JPH05198577A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP2000174293A (ja) * 1998-12-03 2000-06-23 Global Alliance Kk ショットキーバリア半導体装置及びその製造方法
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系ｉｉｉ―ｖ族化合物半導体装置の電極構造
JP2000150418A (ja) * 1999-10-29 2000-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103436A (ja) * 2006-10-18 2008-05-01 Rohm Co Ltd ショットキーバリアダイオードおよびその製造方法
US8377811B2 (en) 2007-10-11 2013-02-19 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
DE102008047159B4 (de) * 2007-10-11 2013-12-19 Mitsubishi Electric Corp. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010225877A (ja) * 2009-03-24 2010-10-07 Denso Corp ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US8614446B2 (en) 2009-05-08 2013-12-24 Sumitomo Electric Industries, Ltd. Semiconductor device and method of producing same
US8815716B2 (en) 2009-05-08 2014-08-26 Sumitomo Electric Industries, Ltd. Method of producing semiconductor device
WO2010128571A1 (ja) * 2009-05-08 2010-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2010263127A (ja) * 2009-05-08 2010-11-18 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010068008A (ja) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2011176015A (ja) * 2010-02-23 2011-09-08 Denso Corp ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2016502763A (ja) * 2012-11-27 2016-01-28 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキーダイオード及びショットキーダイオードの製造方法
JP2014027296A (ja) * 2013-10-02 2014-02-06 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP2017175117A (ja) * 2016-02-02 2017-09-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 電力用半導体素子の負荷端子
US10079217B2 (en) 2016-02-02 2018-09-18 Infineon Technologies Ag Power semiconductor device load terminal
JP2019054249A (ja) * 2016-02-02 2019-04-04 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 電力用半導体素子の負荷端子
US11315892B2 (en) 2016-02-02 2022-04-26 Infineon Technologies Ag Power semiconductor device load terminal
JP2017168685A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP4814533B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
JP4814533B2 (ja) 半導体装置およびその製造方法
JP4814532B2 (ja) 半導体装置およびその製造方法
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
JP3890311B2 (ja) 半導体装置およびその製造方法
US20150287598A1 (en) Semiconductor device and method for manufacturing same
JP2006024880A (ja) 半導体装置及びその製造方法
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
US9768260B2 (en) Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4379305B2 (ja) 半導体装置
JP5401356B2 (ja) 半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP2014187128A (ja) 炭化珪素半導体装置
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP5709333B2 (ja) 半導体装置
JP5419922B2 (ja) 半導体装置
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP5324076B2 (ja) 窒化物半導体用ショットキー電極および窒化物半導体装置
JP2011176183A (ja) 半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP3858693B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250