JP2000150418A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000150418A JP2000150418A JP11308876A JP30887699A JP2000150418A JP 2000150418 A JP2000150418 A JP 2000150418A JP 11308876 A JP11308876 A JP 11308876A JP 30887699 A JP30887699 A JP 30887699A JP 2000150418 A JP2000150418 A JP 2000150418A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tiw
- electrode
- substrate
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 電極剥離に強い半導体装置の電極構造とその
製造方法を提供すること。 【解決手段】 バリアメタル３０aを、第１のＴｉＷ層
３０１，ＴｉＷＯ層３０２，第２のＴｉＷ層３０３から
なる３層構造とし、このバリアメタル層３０aの蒸着の
際に，その雰囲気中のＯ2の量を制御することにより、
３層構造を実現
製造方法を提供すること。 【解決手段】 バリアメタル３０aを、第１のＴｉＷ層
３０１，ＴｉＷＯ層３０２，第２のＴｉＷ層３０３から
なる３層構造とし、このバリアメタル層３０aの蒸着の
際に，その雰囲気中のＯ2の量を制御することにより、
３層構造を実現
Description
【０００１】
【産業上の利用分野】この発明は半導体装置及びその製
造方法に関し、特に高周波トランジスタ装置等に用いら
れるバイポーラトランジスタの電極の剥離防止を図った
ものに関するものである。
造方法に関し、特に高周波トランジスタ装置等に用いら
れるバイポーラトランジスタの電極の剥離防止を図った
ものに関するものである。
【０００２】
【従来の技術】図３は従来のバイポーラトランジスタの
電極近傍の構造を示す断面図であり、図において、７は
Ｓｉ基板、６はこのＳｉ基板７の一部に形成されたベー
ス領域、５はさらにベース領域６の一部に形成されたエ
ミッタ領域である。また４はエミッタ領域５、及びベー
ス領域６の一部を除いて基板全面に形成されたＳｉＯ2
膜、３ａは電極部のバリアメタルとなる蒸着されたＴｉ
Ｗ層であり、後述するＡｕ電極形成時に該電極とＳｉ基
板７とが反応するのを防止するためのものである。２ａ
は電極をメッキ形成する時の給電層となるスパッタＡｕ
層、１０ａ，１０ｂはメッキにより形成されるエミッタ
及びベースメッキＡｕ電極、８は電極１０ａ，１０ｂの
保護のためのパッシベーション膜として作用するガラス
コートである。
電極近傍の構造を示す断面図であり、図において、７は
Ｓｉ基板、６はこのＳｉ基板７の一部に形成されたベー
ス領域、５はさらにベース領域６の一部に形成されたエ
ミッタ領域である。また４はエミッタ領域５、及びベー
ス領域６の一部を除いて基板全面に形成されたＳｉＯ2
膜、３ａは電極部のバリアメタルとなる蒸着されたＴｉ
Ｗ層であり、後述するＡｕ電極形成時に該電極とＳｉ基
板７とが反応するのを防止するためのものである。２ａ
は電極をメッキ形成する時の給電層となるスパッタＡｕ
層、１０ａ，１０ｂはメッキにより形成されるエミッタ
及びベースメッキＡｕ電極、８は電極１０ａ，１０ｂの
保護のためのパッシベーション膜として作用するガラス
コートである。
【０００３】次に製造方法について図４を参照しつつ説
明する。まず図４(a) に示すように、シリコン基板７に
不純物を注入してベース領域６及びエミッタ領域５を形
成した状態で、後に電極を形成する領域（コンタクト領
域）を除いて絶縁膜となるＳｉＯ2層４を形成する。
明する。まず図４(a) に示すように、シリコン基板７に
不純物を注入してベース領域６及びエミッタ領域５を形
成した状態で、後に電極を形成する領域（コンタクト領
域）を除いて絶縁膜となるＳｉＯ2層４を形成する。
【０００４】次に図４(b) に示すように、シリコン基板
７と後述するＡｕ電極とのバリアのために、ＴｉＷ層３
をＡｒ雰囲気中で約３００ナノメートルの厚さまで蒸着
し、次いで、この上に電極形成時のメッキのための給電
層となるスパッタＡｕ層２を約１００ナノメートルの厚
さにスパッタ法を用いて堆積する。さらに電極が形成さ
れる領域を除いてレジスト９を塗布・パターニングす
る。
７と後述するＡｕ電極とのバリアのために、ＴｉＷ層３
をＡｒ雰囲気中で約３００ナノメートルの厚さまで蒸着
し、次いで、この上に電極形成時のメッキのための給電
層となるスパッタＡｕ層２を約１００ナノメートルの厚
さにスパッタ法を用いて堆積する。さらに電極が形成さ
れる領域を除いてレジスト９を塗布・パターニングす
る。
【０００５】次に図４(c) に示すように、上記スパッタ
Ａｕ層２を給電層として、Ａｕをメッキし、厚さ約１６
００ナノメートルのメッキＡｕ電極１０ａ，１０ｂを形
成したのちレジスト９を除去し、ウエットエッチングに
よって不要部分のスパッタＡｕ層２，ＴｉＷ層３を除去
して図４(d) に示す構造を得る。このとき電極１０近傍
のスパッタＡｕ層２，ＴｉＷ層３もエッチングされて、
残存するスパッタＡｕ層２ａ，ＴｉＷ層３ａは電極１０
ａ，１０ｂの底部部分程度のものとなる。この後全面に
ガラスコート８を形成して図３の構造とする。
Ａｕ層２を給電層として、Ａｕをメッキし、厚さ約１６
００ナノメートルのメッキＡｕ電極１０ａ，１０ｂを形
成したのちレジスト９を除去し、ウエットエッチングに
よって不要部分のスパッタＡｕ層２，ＴｉＷ層３を除去
して図４(d) に示す構造を得る。このとき電極１０近傍
のスパッタＡｕ層２，ＴｉＷ層３もエッチングされて、
残存するスパッタＡｕ層２ａ，ＴｉＷ層３ａは電極１０
ａ，１０ｂの底部部分程度のものとなる。この後全面に
ガラスコート８を形成して図３の構造とする。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、バリアメタルとして用いら
れているＴｉＷ層はＡｕとの付着強度は強いが、円柱状
の結晶粒を束ねたような密度の低い膜であるため熱処理
時に縦方向の結晶粒界に沿った粒界拡散が生じやすく、
Ａｕ電極とＳｉ基板との間のバリアメタルとしての特性
は十分ではなく、このためＡｕ原子がＴｉＷ層の柱状構
造のすき間に侵入し、これがＳｉ基板まで至るとＴｉＷ
層とＳｉ基板との付着強度の低下を招いて電極が剥離す
るという問題点があった。
上のように構成されており、バリアメタルとして用いら
れているＴｉＷ層はＡｕとの付着強度は強いが、円柱状
の結晶粒を束ねたような密度の低い膜であるため熱処理
時に縦方向の結晶粒界に沿った粒界拡散が生じやすく、
Ａｕ電極とＳｉ基板との間のバリアメタルとしての特性
は十分ではなく、このためＡｕ原子がＴｉＷ層の柱状構
造のすき間に侵入し、これがＳｉ基板まで至るとＴｉＷ
層とＳｉ基板との付着強度の低下を招いて電極が剥離す
るという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、バリアメタルとしての信頼性を
維持しつつ電極の剥離を防止できる半導体装置を得るこ
とを目的としており、さらには、これに適した製造方法
を提供することを目的とする。
ためになされたもので、バリアメタルとしての信頼性を
維持しつつ電極の剥離を防止できる半導体装置を得るこ
とを目的としており、さらには、これに適した製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、バリアメタルを、第１のＴｉＷ層，ＴｉＷＯ層，
第２のＴｉＷ層を積層してなる３層構造のものとしたも
のである。
置は、バリアメタルを、第１のＴｉＷ層，ＴｉＷＯ層，
第２のＴｉＷ層を積層してなる３層構造のものとしたも
のである。
【０００９】また、上記３層構造のバリアメタルを形成
する方法として、第１，第２のＴｉＷ層をＡｒ雰囲気中
の蒸着により形成し、第１，第２のＴｉＷ層の間のＴｉ
ＷＯ層を１０％程度の酸素を含んだＡｒ雰囲気中で蒸着
するようにしたものである。
する方法として、第１，第２のＴｉＷ層をＡｒ雰囲気中
の蒸着により形成し、第１，第２のＴｉＷ層の間のＴｉ
ＷＯ層を１０％程度の酸素を含んだＡｒ雰囲気中で蒸着
するようにしたものである。
【００１０】
【作用】この発明においては、下地Ｓｉ基板との密着性
に優れたＴｉＷ等の第１の金属層，結晶粒界の少ないＴ
ｉＷＯ等の第３の金属層，電極との密着性に優れたＴｉ
Ｗ等の第２の金属層からなる３層構造のバリアメタルを
持つので、下地Ｓｉ基板及びＡｕ電極と接する層は第
１，第２のＴｉＷ層によって強い付着強度が得られ、ま
た第１，第２のＴｉＷ層の間に存在するＴｉＷＯ層によ
ってＡｕ原子の下地Ｓｉ基板への侵入が妨げられる。
に優れたＴｉＷ等の第１の金属層，結晶粒界の少ないＴ
ｉＷＯ等の第３の金属層，電極との密着性に優れたＴｉ
Ｗ等の第２の金属層からなる３層構造のバリアメタルを
持つので、下地Ｓｉ基板及びＡｕ電極と接する層は第
１，第２のＴｉＷ層によって強い付着強度が得られ、ま
た第１，第２のＴｉＷ層の間に存在するＴｉＷＯ層によ
ってＡｕ原子の下地Ｓｉ基板への侵入が妨げられる。
【００１１】また、蒸着する雰囲気を変えるだけで上記
３層構造を有するバリアメタルを容易に形成できる。
３層構造を有するバリアメタルを容易に形成できる。
【００１２】
【実施例】実施例１．以下、この発明の実施例を図につ
いて説明する。図１はこの発明の第１の実施例によるバ
イポーラトランジスタのベース電極付近の構造を示す図
であり、図３と同一符号は同一または相当部分を示し、
図において、３０ａはバリアメタルであり、基板側か
ら、第１のＴｉＷ層３０１，ＴｉＷＯ層３０２，第２の
ＴｉＷ層３０３を順次積層して構成されている。
いて説明する。図１はこの発明の第１の実施例によるバ
イポーラトランジスタのベース電極付近の構造を示す図
であり、図３と同一符号は同一または相当部分を示し、
図において、３０ａはバリアメタルであり、基板側か
ら、第１のＴｉＷ層３０１，ＴｉＷＯ層３０２，第２の
ＴｉＷ層３０３を順次積層して構成されている。
【００１３】次に製造方法について説明する。説明を簡
略化するためにここではベース電極側を例にとって説明
する。まず、図２(a) に示すように、基板の所定領域に
不純物拡散によってベース領域６，エミッタ領域（図示
せず）が形成され、さらにコンタクト部分を除いて絶縁
膜となるＳｉＯ2層４が形成された基板を用意する。
略化するためにここではベース電極側を例にとって説明
する。まず、図２(a) に示すように、基板の所定領域に
不純物拡散によってベース領域６，エミッタ領域（図示
せず）が形成され、さらにコンタクト部分を除いて絶縁
膜となるＳｉＯ2層４が形成された基板を用意する。
【００１４】次いで図２(b) に示すように、アルゴン
（Ａｒ）雰囲気中で第１のＴｉＷ層３０１を蒸着する。
この第１のＴｉＷ層３０１は後述するＴｉＷＯ層に比
べ、Ｓｉ基板との付着強度は強い。
（Ａｒ）雰囲気中で第１のＴｉＷ層３０１を蒸着する。
この第１のＴｉＷ層３０１は後述するＴｉＷＯ層に比
べ、Ｓｉ基板との付着強度は強い。
【００１５】次に図２(c) に示すように、１０％程度の
酸素（Ｏ2）を含むＡｒ雰囲気中でＴｉＷＯ層３０２を
蒸着する。ＴｉＷＯ層３０２はＴｉＯ層の結晶粒界が酸
素（Ｏ）で充填されているため、Ａｕ原子のＳｉ基板へ
の侵入に対して第１のＴｉＷ層３０１よりも高いバリア
効果を持っている。
酸素（Ｏ2）を含むＡｒ雰囲気中でＴｉＷＯ層３０２を
蒸着する。ＴｉＷＯ層３０２はＴｉＯ層の結晶粒界が酸
素（Ｏ）で充填されているため、Ａｕ原子のＳｉ基板へ
の侵入に対して第１のＴｉＷ層３０１よりも高いバリア
効果を持っている。
【００１６】さらに図２(d) に示すように、Ａｒ雰囲気
中で第２のＴｉＷ層３０３を蒸着する。第２のＴｉＷ層
３０３は上記ＴｉＷＯ層３０２よりも後述するＡｕ電極
に対する付着強度が強い。このようにして第１のＴｉＷ
層３０１，ＴｉＷＯ層３０２，第２のＴｉＯ層３０３か
らなるバリアメタル層３０が得られる。なお、第１のＴ
ｉＷ層３０１，ＴｉＷＯ層３０２，第２のＴｉＷ層３０
３の合計の厚さは従来のバリアメタルと同じく約３００
ナノメートルでよい。
中で第２のＴｉＷ層３０３を蒸着する。第２のＴｉＷ層
３０３は上記ＴｉＷＯ層３０２よりも後述するＡｕ電極
に対する付着強度が強い。このようにして第１のＴｉＷ
層３０１，ＴｉＷＯ層３０２，第２のＴｉＯ層３０３か
らなるバリアメタル層３０が得られる。なお、第１のＴ
ｉＷ層３０１，ＴｉＷＯ層３０２，第２のＴｉＷ層３０
３の合計の厚さは従来のバリアメタルと同じく約３００
ナノメートルでよい。
【００１７】上記のようにして形成された３層のバリア
メタル層３０の上に給電層となるスパッタＡｕ層２を厚
さ約１００ナノメートルでスパッタし、このスパッタＡ
ｕ層２を給電層として厚さ約１６００ナノメートルのベ
ースメッキＡｕ電極１０ｂを形成する（図２(e) ）。
メタル層３０の上に給電層となるスパッタＡｕ層２を厚
さ約１００ナノメートルでスパッタし、このスパッタＡ
ｕ層２を給電層として厚さ約１６００ナノメートルのベ
ースメッキＡｕ電極１０ｂを形成する（図２(e) ）。
【００１８】最後に、不要部分のバリアメタル層３０及
びスパッタＡｕ２をウエットエッチングにより除去して
電極１０ｂ下部近傍にバリアメタル３０ａ，スパッタＡ
ｕ層２ａを残し、さらにＡｕ電極１０ｂの保護のため
に、ガラスコート８を形成する（図２(f) ）。
びスパッタＡｕ２をウエットエッチングにより除去して
電極１０ｂ下部近傍にバリアメタル３０ａ，スパッタＡ
ｕ層２ａを残し、さらにＡｕ電極１０ｂの保護のため
に、ガラスコート８を形成する（図２(f) ）。
【００１９】このように本実施例によれば、バリアメタ
ル３０ａを、第１のＴｉＷ層３０１，ＴｉＷＯ層３０
２，第２のＴｉＷ層３０３からなる３層構造としたか
ら、シリコン基板とベースＡｕ電極１０ｂにはこれらの
材質との付着強度の強い第１，第２のＴｉＷ層３０１，
３０３が接するため、バリアメタル３０ａによるシリコ
ン基板並びにＡｕ電極１０間の付着強度は維持されると
ともに、シリコン基板側に向かうＡｕ原子は、結晶粒界
の少ないＴｉＷＯ層３０２が上記第１，第２のＴｉＷ層
３０１，３０３間に存在するため、その侵入が妨げられ
る。これによりＡｕとシリコンとのバリア特性が高く、
電極が剥離しにくい電極構造を提供することができる。
ル３０ａを、第１のＴｉＷ層３０１，ＴｉＷＯ層３０
２，第２のＴｉＷ層３０３からなる３層構造としたか
ら、シリコン基板とベースＡｕ電極１０ｂにはこれらの
材質との付着強度の強い第１，第２のＴｉＷ層３０１，
３０３が接するため、バリアメタル３０ａによるシリコ
ン基板並びにＡｕ電極１０間の付着強度は維持されると
ともに、シリコン基板側に向かうＡｕ原子は、結晶粒界
の少ないＴｉＷＯ層３０２が上記第１，第２のＴｉＷ層
３０１，３０３間に存在するため、その侵入が妨げられ
る。これによりＡｕとシリコンとのバリア特性が高く、
電極が剥離しにくい電極構造を提供することができる。
【００２０】また、以上のような３層構造のバリアメタ
ル３を形成するについては、蒸着する際のＡｒ中に含ま
れる酸素の量を制御することで形成でき、従来のプロセ
スフローを大幅に変更する必要なく容易に実現すること
ができる。
ル３を形成するについては、蒸着する際のＡｒ中に含ま
れる酸素の量を制御することで形成でき、従来のプロセ
スフローを大幅に変更する必要なく容易に実現すること
ができる。
【００２１】なお、上記実施例では、バイポーラトラン
ジスタのベース電極近傍の構造を例として挙げたが、エ
ミッタ電極側のバリアメタルにおいてもベース電極側と
同様の構成となっていることは言うまでもない。
ジスタのベース電極近傍の構造を例として挙げたが、エ
ミッタ電極側のバリアメタルにおいてもベース電極側と
同様の構成となっていることは言うまでもない。
【００２２】また、上記実施例では、電極用金属として
Ａｕを使用したものを示したが、これ以外にもＡｌ等、
バリアメタルであるＴｉＷ層と十分な付着強度を持つも
のであれば同様の効果を奏する。
Ａｕを使用したものを示したが、これ以外にもＡｌ等、
バリアメタルであるＴｉＷ層と十分な付着強度を持つも
のであれば同様の効果を奏する。
【００２３】また、第１のＴｉＷ層３０１，ＴｉＷＯ層
３０２，第２のＴｉＷ層３０３，スパッタＡｕ層２，メ
ッキＡｕ電極１０の厚さは一例を示したものであり、必
要に応じて適宜変更されるものであることは言うまでも
ない。
３０２，第２のＴｉＷ層３０３，スパッタＡｕ層２，メ
ッキＡｕ電極１０の厚さは一例を示したものであり、必
要に応じて適宜変更されるものであることは言うまでも
ない。
【００２４】
【発明の効果】以上のように、この発明によれば、バリ
アメタルを、下地Ｓｉ基板と接する部分とＡｕ電極と接
する部分をＳｉやＡｕとの付着強度の強い第１，第２の
ＴｉＷ層で形成し、これら第１，第２のＴｉＷ層の間に
Ａｕ原子の侵入に対してバリア効果の高いＴｉＷＯ層を
形成した３層構造としたので、Ａｕ電極と下地Ｓｉ基板
との付着強度が強くなり、電極剥離を防止できる効果が
ある。
アメタルを、下地Ｓｉ基板と接する部分とＡｕ電極と接
する部分をＳｉやＡｕとの付着強度の強い第１，第２の
ＴｉＷ層で形成し、これら第１，第２のＴｉＷ層の間に
Ａｕ原子の侵入に対してバリア効果の高いＴｉＷＯ層を
形成した３層構造としたので、Ａｕ電極と下地Ｓｉ基板
との付着強度が強くなり、電極剥離を防止できる効果が
ある。
【００２５】また、上記３層構造のバリアメタルを、蒸
着雰囲気中のＡｒ中に含まれるＯ 2の量を制御すること
により容易に形成することができる効果がある。
着雰囲気中のＡｒ中に含まれるＯ 2の量を制御すること
により容易に形成することができる効果がある。
【図１】 この発明の第１の実施例による半導体装置の
電極構造を示す断面図。
電極構造を示す断面図。
【図２】 上記半導体装置の製造方法を示す工程図。
【図３】 従来の半導体装置の電極構造を示す断面図。
【図４】 従来の半導体装置の製造方法を示す工程図。
２ａ スパッタＡｕ層、３ａ ＴｉＷ層（バリアメタ
ル）、３０ａ バリアメタル、３０１ 第１のＴｉＷ
層、３０２ ＴｉＷＯ層、３０３ 第２のＴｉＷ層、４
ＳｉＯ2層、５ エミッタ領域、６ ベース領域、７
シリコン基板、８ガラスコート、９ レジスト、１０
ａ エミッタＡｕ電極、１０ｂ ベースＡｕ電極。
ル）、３０ａ バリアメタル、３０１ 第１のＴｉＷ
層、３０２ ＴｉＷＯ層、３０３ 第２のＴｉＷ層、４
ＳｉＯ2層、５ エミッタ領域、６ ベース領域、７
シリコン基板、８ガラスコート、９ レジスト、１０
ａ エミッタＡｕ電極、１０ｂ ベースＡｕ電極。
フロントページの続き (72)発明者 香川 和久 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 谷口 明久 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 大川 晃久 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内
Claims (2)
- 【請求項１】 基板表面に形成された拡散領域と、バリ
アメタルを介して上記拡散領域と接続された電極とを有
する半導体装置において、 上記バリアメタルは、 上記基板及び電極との密着性のよい第１及び第２の金属
層と、 上記第１及び第２の金属層との間に配置され、これら金
属層との密着性がよく、かつ結晶粒界の少ない第３の金
属層とから構成されていることを特徴とする半導体装
置。 - 【請求項２】 基板表面に形成された拡散領域上にバリ
アメタルを設け、この上に電極を形成する工程を有する
半導体装置の製造方法において、 アルゴン雰囲気中で、上記拡散領域表面にＴｉＷ層を蒸
着する工程と、 上記アルゴン雰囲気中に含まれる酸素の量を制御しつ
つ、上記ＴｉＷ層上にＴｉＷＯ層を蒸着する工程と、 上記アルゴン雰囲気中で、上記ＴｉＷＯ層上にＴｉＷ層
を蒸着する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11308876A JP3096461B2 (ja) | 1999-10-29 | 1999-10-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11308876A JP3096461B2 (ja) | 1999-10-29 | 1999-10-29 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31618892A Division JPH06151355A (ja) | 1992-10-30 | 1992-10-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150418A true JP2000150418A (ja) | 2000-05-30 |
| JP3096461B2 JP3096461B2 (ja) | 2000-10-10 |
Family
ID=17986336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11308876A Expired - Fee Related JP3096461B2 (ja) | 1999-10-29 | 1999-10-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096461B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237394A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
-
1999
- 1999-10-29 JP JP11308876A patent/JP3096461B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237394A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3096461B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030025202A1 (en) | Semiconductor device having an external electrode | |
| JPH03119727A (ja) | 半導体装置及びその製造方法 | |
| JPH0377660B2 (ja) | ||
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0653408A (ja) | Ｍｏｍ容量素子 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JPS6232610A (ja) | 半導体装置の製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JPH1197531A (ja) | 半導体装置の製造方法 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JP2969830B2 (ja) | 半導体装置の製造方法 | |
| JPH06151355A (ja) | 半導体装置及びその製造方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| JPH053254A (ja) | 積層配線形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |