JPH0377660B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は一般的には改良された電子デバイス、
特に半導体デバイスおよび集積回路のための手段
および方法に関するものであり、更に具体的に云
うと窒化物表面安定化（passivated）基板上の表
面安定化金属層および多重表面安定化金属層を含
む構造物のための改良された製造方法およびその
方法によつて製造された構造物、デバイスおよび
回路に関する。

背景技術 半導体表面および金属表面層を被覆誘電体で保
護するのは、半導体デバイス、集積回路、ならび
にその他の電子デバイスを製造するにあたつて一
般的に用いられる方法である。この誘電体は表面
安定化（passivation）層又は金属表面安定化層
と云われ、しばしばデバイスの最外部層となつて
いる。表面安定化層には開口部（openings）が
備えられており、この開口部を通してデバイスへ
の外部接続を行なうことができる。こゝで用いら
れている“デバイス”という語は個々のデバイ
ス、デバイスの一部分、および例えば集積回路お
よびその類似物におけるようなデバイス集合体
（collections）の両方を含むことを意図している。

しばしばデバイスは多重金属層を必要とし、１
つの層が他の層と交差しており、層間誘電体によ
り分離されている。この場合には、層間誘電体は
第１金属層の表面安定化を行なうとともにその第
１金属層をその上に重なつている第２金属層から
絶縁し分離する役目をする。層間接続点は、層間
誘電体として役立つている表面安定化層にその目
的のために作られた開口部を通して備えられてい
る。

半導体およびその他のデバイスが導電性基板を
有する場合には、基板と任意の金属層との間に主
誘電体層もまた必要となる。この誘電体は基板表
面を安定化させるとともに、その基板表面を１つ
又は複数の金属層から絶縁させるのに役立つ。こ
の場合にも接続点のための開口部を備えることが
できる。誘電体上に重ねられ表面安定化層によつ
て覆われた１つ又は複数の金属層を含む構造物が
その後の製造段階、例えばアセンブリダイボンデ
イングの期間中に加熱されると、その１つの又は
複数の金属層に空所（隙）（voids）がしばしばで
きることが発見されている。これらの空所（隙）
は金属導体パスの厚さおよび幅に比べてかなりの
大きさとなりうる。これらの空所（隙）は導体パ
スに欠陥をつくり、その結果生産歩どまりを低下
させ、信頼性を低下させる。この現象は、アルミ
ニウム合金が１つ又は複数の金属層用に用いられ
ており、いくつかの誘電体層のうちの１つが窒化
物材料を含む場合に特に重大である。従つて、１
つ又は複数の金属層が誘電体層の間にはさまれて
いる層化構造物において空所（隙）の形成を減少
又は除去する材料および製造方法の体系が必要と
されている。それらが広く用いられている故に、
酸化シリコン−窒化物−アルミニウム合金−ドー
ピングされた酸化物層構造物における空〓形成を
減少させる、又はなくすことが特に必要である。

従つて、本発明の目的は、金属層における空所
形成が減少されるか又は除去される金属−表面安
定化層構造物を作るための改良された製造法を提
供することである。

本発明のもう１つの目的は、１つ又は両方の金
属層における空所形成が減少されているか、又は
除去されている誘電体−第１金属−第１表面安定
化−第２金属−第２表面安定化層構造物を作るた
めの改良された製造法を提供することである。

本発明のもう１つの目的は、１つの又は複数の
表面安定化層が二重層をなしている誘電体−金属
−表面安定化層構造物および／又は誘電体−第１
金属−第１表面安定化層−第２金属−第２表面安
定化層構造物を製造するための改良された製造法
を提供することである。

本発明のもう１つの目的は、下にある金属と接
触しているプラズマ形成酸化物（plasma
formed oxide）の第１層部分と第１層部分の上
にあるドーピングされた酸化物の第２層部分とに
よつて二重層を提供することである。

本発明のもう１つの目的は、プラズマ強化化学
的気相成長（plasma enhanced chemical vapor
deposition）によつて第１層部分を提供すること
である。

本発明のもう１つの目的は、圧縮応力を示して
いる酸化物の第１層部分と圧縮応力を示していな
い酸化物の第２層部分により二重層を提供するこ
とである。

本発明のもう１つの目的は、本発明の方法によ
り作られた改良された電子デバイスを提供するこ
とである。

本発明のもう１つの目的は、本発明の方法によ
り作られた改良された電子デバイスを提供するこ
とである。

発明の要約 本発明の第１実施例においては、先づ最初に基
板が主表面安定化（誘電体）層によつて被覆され
る。この主表面安定化層は窒化物を含む外表面を
有することが望ましい。次に金属層がこの外表面
上に形成され、プラズマ形成酸化物（plasma
formed oxide）の第１部分と他の方法で形成さ
れたドーピングされた酸化物の第２部分とを含む
金属表面安定化層により被覆される。基板と金属
層との間の任意選択の接触は、主表面安定化層に
おいてその目的のために切られた開口部によつて
行われる。プラズマ形成酸化物（plasma
formed oxide）は、便宜上プラズマ強化学的気
相成長（plasma enhanced chemical vapor
deposition）により作られる。

本発明の第２実施例においては、基板が先づ主
表面安定化層によつて被覆される。次に金属層が
外表面上に形成され、それから圧縮応力を示して
いる酸化物の第１部分と圧縮応力を示していない
酸化物の第２部分を含む第１金属表面安定化層に
よつて覆われる。基板と金属層との間の任意選択
の接触は主表面安定化層においてその目的のため
に切られた開口部によつて行われる。

第３実施例では、多層金属構造物が第１又は第
２実施例において作られた構造物を取りその後に
第１金属表面安定化層を第２金属層によつて被覆
することによつてえられる。第２金属を第１金属
表面安定化層と同じ組成の第２金属表面安定化層
で更に被覆し、第２金属層に空所が形成されるの
を抑止することが望ましい。金属層間の任意選択
の接触は第１金属表面安定化層においてその目的
のために切られた開口部によつて行われる。

このプロセスを用いて作られたデバイスはデバ
イスの加熱中における１つ又は複数に金属層にお
ける空所形成に対して著しく大きい抵抗力を有
し、生産費は安くなり信頼性は高くなる。

図面の詳細な説明 下記の説明においては、構造および材料は、そ
の上に種々のシリコン酸化物および窒化物層が形
成されているシリコン半導体基板の場合について
説明されている。その他の基板材料も使用できる
ことは当業者には容易に明らかであろう。後述す
るように、その他の種々の酸化物および窒化物、
ならびに他の誘電体材料も有用と考えられる。

第１図Ａおよび第１図Ｂは、例えば緩衝酸化物
層１０２ａおよび窒化物層１０２ｂでできている
主表面安定化層１０２によつて覆われた基板１０
１を含む先行技術デバイス１００の一部を示す。
第１金属層１０４は、窒化物層１０２ｂの上に形
成され、その上に第１表面安定化層１０５により
覆われている。単一金属層デバイスでは、第１表
面安定化層１０５がデバイスの最外部層となり、
層１０６−１０７は存在しない。多層金属デバイ
スでは、第１表面安定化層１０５は層間誘電体と
しての役目をし、第２金属層１０６および第２表
面安定化層１０７によつてその上が被覆されてい
る。層１０２〜１０７を形成する方法は技術上周
知である。例えば、表面安定化層１０５および１
０７は、350〜550℃の範囲、代表的な場合には
450℃の温度で酸化シリコンの化学的気相成長
（CVD）により形成するのが便利である。

第１図Ａは、第１金属層１０４が垂直導体１０
４ａに形成され、第２金属層１０６が２つの水平
導体１０６ａ−ｂに形成されている状況を示す。
導体１０４ａと１０６ａ−ｂとの間の相互接続
（図示されていない）は、適当な交差点における
第１表面安定化層の開口部〔“バイア（Vias）”〕
によつて任意選択的に行われる。基板１０１と導
体１０４ａおよび／又は１０６ａ−ｂとの間の任
意選択的相互接続は、所望する位置における層１
０２および１０５の他のバイアにより行われる。
導体パスを描きバイア（Vias）を形成する方法
は技術上周知である。

第１図Ａは、金属層１０４および表面安定化層
１０５の形成後に、又はその代わりに金属層１０
４および１０６および表面安定化層１０５および
１０７の形成後にデバイスを（例えば450℃以上
の温度に）加熱した結果として導体１０４ａおよ
び／又は１０６ａ−ｂにできた空所１０８を示
す。第１図Ａは図式的に示されている空所１０８
は典型的な場合には導体１０４ａおよび１０６ａ
−ｂの厚さをつきぬける。これらの空所は導体１
０４ａ、導体１０６ａ−ｂ、又はその両方の側断
面のかなりの部分を占めることがしばしばある。
空所１０８は導体１０４ａおよび１０６ａ−ｂを
完全に破壊し、その結果完全品デバイスは動作し
なくなる。たとえ最初に空所が導体１０４ａおよ
び／又は１０６ａ−ｂを破壊しなくても、デバイ
スが付勢されると導体１０４ａおよび／又は１０
６ａ−ｂの電流密度は設計値以上に増加する。こ
れは電気移動効果（electro migration effect）
を加速させ、これらの効果は導体１０４ａおよ
び／又は１０６ａ−ｂが最終的に遮断されるまで
空所１０８を更に大きくし、或いは新たな空所を
成長させる。従つて、最初の生産歩どまりが低下
するだけでなく、最初機能していたデバイスも信
頼性が低下したり、有効寿命が短かくなつたりす
る。

第２図Ａは、本発明によるデバイス部分２００
の平面図であり、第２図Ｂは層配列を示す同じデ
バイスの交差部分の概略的断面図である。第２図
Ａにおいて、第１金属層２０４は垂直導体２０４
ａ内に形成されており、第２金属層２０６は水平
導体２０６ａ−ｂ内に形成されている。第１図Ａ
および第１図Ｂの先行技術デバイス部分の場合と
同様に、金属層間および金属層と基板との間の任
意選択的相互接続（図示されていない）は、適当
な位置において表面安定化層２０５および／又は
２０２に置かれたバイア（Vias）によつて行う
ことができる。第２図Ａにおける導体通路の側面
形状は第１図Ａにおけるのと同じであるが、空所
は存在しない。

第２図Ｂにおいて、基板２０１は、代表的な場
合には緩衝酸化物層２０２ａおよび窒化物層から
なる主表面安定化層２０２によつて覆われてい
る。緩衝酸化物層２０２ａは、基板２０１がシリ
コンのような半導体である場合にはあることが望
ましいが必要ではない。基板はセラミツク、ガラ
ス、半導体、金属、プラスチツク、又はそれらの
組合せのような任意の適当な材料でよく、単結
晶、多結晶、無定形、又それらの組合せでもよ
い。金属層を受ける表面は金属層の厚さに比べて
適当に平滑であることが望ましい。

第１金属層２０４は窒化物層２０２ｂの上に形
成され、その上部は第１表面安定化層２０５によ
つて被覆されている。単一金属層デバイスの場合
には、第１表面安定化層２０５はデバイスの最外
部層を形成し、層２０６−２０７は存在しない。
多層金属デバイスの場合には、第１表面安定化層
２０５は層間誘電体としての役目をし、その上部
は第２金属層２０６および第２表面安定化層２０
７によつて被覆されている。層２０７は、層２０
６、および金属層２０６の部分が導体パス２０６
ａ−ｂを作る際に除去され露出された下の層の表
面安定化を行い保護する。層２０７はあることが
望ましいが必須ではない。

第１図Ａ−Ｂの先行技術デバイス構造に伴なう
空所形成は表面安定化層２０５およびできればま
た層２０７をも二重層として形成することによつ
て避けうることが見出されている。二重層の使用
が空所形成を阻止する正確な機構は不明である。
金属層１０４に大きな残留引張応力が存在するも
のと考えられる。この応力は種々の温度で形成さ
れ金属層および誘電体層の熱収縮又は膨張の差の
結果として起る。金属層１０４の上に追加の層
（例えば層１０５、および任意選択として層１０
６および１０７）が加えられると、この応力は凍
結される。通常の場合層間表面安定化誘電体１０
５として用いられるスパツタリング又は化学的気
相成長によつて作られるドーピングされた、又は
ドーピングされてない酸化物はこの応力軽減に寄
与しないと考えられているので、その後デバイス
が加熱されると、残留応力は１つ又は複数の層に
おける空隙形成を加速させる。

しばしば層間誘電体表面安定化層１０５はほゞ
純粋な酸化シリコン、又は燐、硼素、又は材料安
定化に役立つその他の元素をドーピングされた酸
化シリコンの化学的気相成長（CVD）により作
られる。アルミニウム又はアルミニウム合金金属
層をこれらの材料と一緒に用いた場合に空所
（隙）形成が観察される。金属層１０４における
空所（隙）形成は、第１部分２０５ａをプラズマ
助成化学的気相成長（PACVD）で形成し第２部
分２０５ｂを通常のCVDなどの他の方法で形成
した二重層２０５で表面安定化層１０５を置き代
えることによつて阻止されることが見出されてい
る。同時に、層１０６における空所（隙）形成
は、同様な方法により表面安定化層１０７の代わ
りに二重層２０７を用いることによつて阻止され
る。

層部分２０５ａに用いられるPACVD表面安定
化層材料の物理的性質は、層１０５又は層部分２
０５ｂに用いられるCVD表面安定化層材料の物
理的性質と異なると考えられる。“固体技術
（Solid State Technology）”誌1981年４月号167
頁にE.バンデベンにより発表された“二酸化シリ
コンおよび窒化シリコンのプラズマデポジシヨ
ン”と題する論文のなかで、PACVD SiO₂はシ
リコンに対し固有の圧縮応力を示し、一方従来の
CVD SiO₂は固有の引張応力を示すと報告されて
いる。燐などのドーパントを添加すると通常の
CVD酸化物の固有の引張応力を減少させること
ができるので、シリコン基板に比較して引張応力
を殆んど又は全く持たないドーピングされた酸化
物層を生産できることも知られている。種々の表
面安定化酸化物のこれらの、およびその他の特性
が金属層とどのように相互作用を及ぼして空所
（隙）形成を減らすかは明らかではないが、種々
の固有の応力特性が重要と考えられる。即ち、基
板に比較して固有の圧縮応力を有しない層部分２
０５ｂと組合せられた場合には、基板に比較して
固有の圧縮応力を有する材料で層部分２０５ａを
作ると空所形成が減少する。

PACVD酸化物だけを使用すること、即ち層２
０５全体をPACVD酸化物で作ることは実際的で
はない。これはエツチング速度には局所的差違が
あり、その結果相互接続バイア（Vias）の精細
度（definition）が低下するからである。更に、
PACVD酸化物のエツチング速度および見掛け気
孔率は、その酸化物が金属の上にあるか又は窒化
物の上にあるかによつて異なる。その見掛け気孔
率は窒化物より高い。従つて、金属ストリツプの
縁を越えて窒化物表面上にまで延びているバイア
（Vias）は窒化物に比べて非常にでこぼこした縁
を有している。バイアの精細度が低いと生産歩ど
まりが低下する。この問題は二重層構造によつて
避けられる。その理由は、バイア精細度は比較的
厚い外側のCVD材料によつて制御され、一方で
は下にある金属における空所形成を阻止する緩衝
又は応力軽減機能は、下にある金属層と接触して
置かれている比較的薄いPACVD材料によつて与
えられるからである。

好ましい構造および製造法の下記の例は、２つ
の金属層を有するシリコンベース半導体デバイス
について説明してある。下記に説明する方法およ
び構造は、広い選択範囲の基板材料およびデバイ
ス構成、特に金属に強い応力状態を発生させるこ
とができる金属層の下にある窒化物表面安定化層
又はその他の誘電体材料を利用する基板材料およ
びデバイス構成に適合することは当業者には容易
に明らかになるであろう。

シリコンウエーハ基板２０１を10〜200nmの範
囲の厚さ（100nmの厚さが便利である）の酸化シ
リコンの薄い緩衝層２０２ａで被覆し、次に10〜
1000nmの範囲の厚さ（90−110nmの厚さが便利
である）の窒化物（窒化シリコンが好ましい）層
２０２ｂで被覆する。アルミニウム、又は（アル
ミニウム96％）：（シリコン４％）、又は（アルミ
ニウム94％）：（シリコン1.5％）：（銅1.5％）の第
１金属層が層２０２ｂ上に形成される。第１金属
層２０４の厚さは20〜2000nmの範囲にあり、600
〜800nmの厚さが便利である。これらの、および
その他の材料の金属層を形成する方法は技術上周
知である。スパツタリングが便利なことが発見さ
れた。緩衝酸化物２０２ａは代表的な場合には熱
成長され（thermally grown）、窒化物層２０２
ｂは代表的な場合には真空CVD技術によつて堆
積（deposit）される。そのような方法は技術上
周知である。スパツタリングおよびPACVDなど
の他の方法もまた有用である。

表面安定化層２０５は、10−500nmの範囲の厚
さ（90−110nm）の厚さが便利である）のほゞ純
粋なPACVD酸化シリコンの第１層部分２０５ａ
を金属層２０４に接触させて堆積（デポジツト）
することにより二重層として形成される。次に第
２層部分２０５ｂが第１層部分２０５ａ上にデポ
ジツトされる。第２層部分２０５ｂは、500−
2000nmの範囲の厚さ（810−990nmの厚さが便利
である）で５％〜6.5％の燐（5.75％が好ましい）
をドーピングされたCVD酸化シリコンからなる。
層部分２０５ａおよび２０５ｂの厚さは広い範囲
にわたつて変えることができるが、化学的エツチ
ングによるバイアの作成を助長するため部分２０
５ｂを部分２０５ａより厚くすることが望まし
い。

層２０５ａ用の酸化シリコンのPACVDは、シ
ランおよび亜酸化窒素を原料ガス（ソースガス）
（source gases）として用いて、米国カリフオル
ニア州、サンタクララ、ボワーズアベニユー3050
所在のアプライド・マテリアルズ社が製造した商
業用反応器、3000型PLASMA−反応器内で行
われている。その他のシリコン含有ガスおよびオ
キシダントガスも役に立ち、過剰のオキシダント
がある限り広い範囲にわたるソース：オキシダン
ト比を用いることができる。100〜500ミクロン
（13.3〜66.5pa）の範囲の圧力、250〜500℃の範
囲の温度、６〜600ml／分の範囲のシラン流量、
１：２〜１：100の範囲のシラン：オキシダント
比、10ワツト以上の反応器電力レベルが有用であ
る。電力レベルが上昇し反応器流量が増えるにつ
れて、堆積速度（deposition rate）は上昇する。
反応器を圧力250ミクロン（33.3pa）、電力レベル
150ワツト、シラン流量60ml／分、温度300℃、シ
ラン：オキシダント比１：15で操作した場合、毎
分約40nmの厚さの堆積速度が得られた。これら
の設定値が便利なことが見出された。PACVD酸
化シリコン層の屈折率は1.57〜1.61の範囲にあ
り、これに比べて燐をドーピングした層、又は
ほゞ純粋なCVD酸化シリコン層の屈折率は1.45
であつた。こゝで使用したPACVD酸化シリコン
層は〔100〕シリコン基板に比べて圧縮応力を示
していることが見出された。こゝで使用した燐を
ドーピングされたCVD酸化シリコンは〔100〕シ
リコン基板に比べて圧縮応力を示していないこと
が見出された。

燐をドーピングされたCVD酸化シリコンは、
350〜550℃の範囲の温度（400〜500℃が好まし
く、450℃が便利である）で操作する標準的なホ
ツトウオールド（hot walled）CVD反応器を用
いて技術上周知の方法で作成した。所望する場合
にはフオトレジストおよびエツチングステツプを
用いて層２０５にバイアを開けて金属層２０４と
接触できるようにし、層２０２においては層２０
４と基板２０１との間の接触を可能にした。単一
金属層デバイスにおいては、層２０５は最終的な
表面安定化層としての役目をし、代表的な場合に
は、デバイスの最外部層となる。

多層金属デバイスにおいては、第２金属層が第
１表面安定化層２０５上に形成され、この層２０
５は次に層間誘電体としての役目をする。金属層
２０６は任意の適当な材料のものでよい。第２金
属層２０６には第１金属層２０４と同じ材料およ
び厚さの範囲を用いるのが便利である。第２金属
表面安定化層２０７が第２金属層２０６上に形成
される。層２０７は層２０５と同じ又は異なる誘
電体材料でよい。第２金属層２０６における空所
形成を阻止するため、層２０５と同じ材料および
厚さ範囲を用い、層２０５と同じ二重層構造で層
２０７を形成するのが便利である。二重層金属デ
バイスでは、表面安定化層２０７がデバイスの最
外部層となることがしばしばある。開口部（バイ
ア）が技術上周知の方法で層２０７に切られ、金
属層２０６に対する外部接続を可能にし、およ
び／又は層２０６と２０４との間の相互接続を可
能にする。時には有機被覆を層２０７上に行い、
周囲環境から更に保護する。

上記の方法で作成し有機被覆のないデバイスを
500℃以上の温度で長時間加熱した。同様な層厚
さを有しほゞ同じ技術で作成したが表面安定化層
に通常のCVD酸化物を用い本発明の二重層表面
安定化構造を有しない先行技術デバイスを対照と
して用いて同様な試験を行つた。先行技術デバイ
スは第１および／又は第２金属層に有意の空所形
成を示したが、本発明によつて作成したデバイス
には空所はみられなかつた。本発明により作成さ
れたデバイスの生産歩どまりおよび信頼性は改善
された。

二重層部分２０５ａ，２０５ｂ（および任意選
択で２０７ａ，２０７ｂ）をそれぞれほゞ純粋な
酸化シリコンおよび燐をドーピングした酸化シリ
コンで作成した場合について本発明を説明した。
結果として生じる膜がこれらの方法によつてえら
れた膜と同様な性質を有し、層２０５ａが固有の
圧縮応力を示し、層２０５ｂが基本２０１に比べ
て固有の圧縮応力を示さないならば、その他の作
成方法および材料も役にたつと考えられる。こゝ
で用いている“プラズマ誘導“又は、プラズマ助
成”という語は、プラズマ助成化学的気相成長
（PACVD）のような、誘電体膜の形成にガスプ
ラズマおよび／又はガス放電反応を用いる誘電体
表面安定化層形成法について云うが、PACVDに
限られてはいない。

金属被覆としてアルミニウム合金を用いた場合
についても本発明の説明を行つた。他の金属も使
用できることは当業者には容易に明らかになるで
あろう。従つて、本発明の範囲および精神に含ま
れるこれらの、および他の変形を含むことが意図
されている。

以下本発明の実施の態様を示す。

１ 特許請求の範囲第１項又は第２項により製作
した電子デバイス。

【図面の簡単な説明】

第１図Ａは、一方が他方と交差している２つの
金属導体層を有しそれらの金属層に形成された空
所（voids）を示す先行技術デバイスの一部の平
面図である。第１図Ｂは、層の代表的な配置を示
す第１図Ａの先行技術デバイスの交差部分の簡略
化した形の断面図である。第２図Ａは、一方が他
方と交差しておりしかも空所のない２つの金属層
を有する本発明によるデバイスの一部の平面図で
ある。第２図Ｂは、層の配置を示す第２図Ａのデ
バイスの交差部分の簡略化した形の断面図であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 第１金属層が基板上の誘電体層上に形成さ
   れ、層間誘電体が前記第１金属層上に形成され、
   第２金属層が前記層間誘電体上に形成される半導
   体デバイスの製造方法であつて： 前記基板に比較して圧縮応力を示す第１酸化物
   層を前記第１金属層上に堆積し次に前記基板に比
   較して実質的な圧縮応力を示さない第２酸化物層
   を前記第１酸化物層上に堆積することによつて前
   記層間誘電体を形成して、前記第１金属層内での
   空〓発生を実質的に阻止した、 ことを特徴とする半導体デバイス製造方法。 ２ 前記第２酸化物層がプラズマから誘導された
   酸化物層ではない、 ことを特徴とする請求項１記載の半導体デバイス
   製造方法。 ３ 前記第１酸化物層が実質的に純粋のプラズマ
   誘導酸化物層であり、かつ 前記第２酸化物層がプラズマから誘導された酸
   化物ではない燐をドーピングした酸化物層であ
   る、 ことを特徴とする請求項１記載の半導体デバイス
   製造方法。 ４ 半導体基板； 該半導体基板上に形成された誘電体層； 該誘電体層上に形成され実質的に空〓の無い第
   １金属層； 該第１金属層上に形成された層間誘電体； 該層間誘電体上に形成された第２金属層； から成り、 前記層間誘電体が、 前記第１金属層上に堆積され、前記基板に比較
   して圧縮応力を示す第１酸化物層と、 該第１酸化物層上に堆積され、前記基板に比較
   して実質的な圧縮応力を示さない第２酸化物層と
   から形成され、前記第１金属層内での空〓発生を
   実質的に阻止した； ことを特徴とする半導体デバイス。 ５ 前記第１酸化物層が実質的に純粋のプラズマ
   誘導酸化物層であり、かつ 前記第２酸化物層がプラズマから誘導された酸
   化物ではない燐をドーピングした酸化物層であ
   る、 ことを特徴とする請求項４記載の半導体デバイ
   ス。